内容正文:
电路异步计数器
二进制异步计数器
集成异步计数器
74LS193是2/16进制可逆计数器,加法计数的态序是
01234567891011121314150
减法计数的态序是:
151413121110987654321015
进位和借位
当加法计数达到最大数时,下一个CP+上升沿来到时,该位计数器应返回[0000],同时给出一个进位脉冲。
对于74LS192(2/10进制):
对于74LS193(2/16进制):
当减法计数达到[0000]时,在下一个CP-的上升沿来到时,该计数器应给出借位脉冲,可由下式确定。
对于74LS192(2/10进制)和74LS193(2/16进制):
多片74LS192级联使用时,低位片的 和 可分别作为高位片的CP+和CP-。这种扩展方式,片间是异步工作的,所以多片级联时计数速度要下降。
分析由74LS161构成的计数器为几进制
编辑母版文本样式
第二级
第三级
第四级
第五级
由两片74LS161组成的同步计数器如图所示。
1.试分析其输出Y与CP间频率的关系?
2.试用两片74LS161组成模为91的计数器。
Answer:
Y和CP的分频系数为200。
2. 利用置数端构成的91进制计数器如图所示
一、二进制异步计数器
1.二进制异步加法计数器
(1)电路结构
按异步时序电路的分析方法分析
(2)状态转换表
(3)工作波形图
如果D触发器是下降沿触发的,那么电路工作波形与计数脉冲(在这里就是CP脉冲)的关系如图所示。如果用n表示触发器的级数,那么二进制计数器的计数长度N=2n。
2.二进制异步减法计数器
(1)电路结构
d
CP
2
Q
1
Q
0
Q
1D
Q
F2
F1
F0
Q
Q
C1
C1
C1
1D
1D
R
二进制异步减法计数器
如果仍然使用下降边沿动作的D触发器,进位时钟由前一级触发器的 端提供,根据触发器翻转产生进位时刻的特点,可以实现减法计数。
Q�
A�
Q�
B�
Q�
C�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
&�
1�
1�
1�
Q�
A�
Q�
B�
Q�
C�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
&�
1�
1�
I�
II�
1�
1�
Q�
A�
Q�
B�
Q�
c�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
1�
1�
1�
Q�
A�
Q�
B�
Q�
c�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
1�
D�
Q�
Q�
CP�
Y�
1�
Q�
A�
Q�
B�
Q�
C�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
1�
1�
Q�
A�
Q�
B�
Q�
C�
Q�
D�
CP�
74LS161�
P�
T�
R�
CO�
D�
C�
B�
A�
L�
D�
C�
r�
CP�
&�
CP�
2�
Q�
Q�
Q�
1�
Q�
C1�
d�
1D�
0�
Q�
Q�
R�
C1�
C1�
1D�
1D�
F2�
F1�
F0�
���������
�����
�����
0�
1�
2�
Q�
Q�
Q�
0�
0�
8�
7�
6�
5�
4�
3�
2�
1�
0�
0�
0�
0�
1�
0�
1�
0�
0�
1�
1�
1�
0�
0�
1�
0�
1�
1�
1�
0�
1�
1�
1�
0�
0�
0�
0�
Q�
0�
Q�
0�
Q�
1�
Q�
1�
Q�
2�
Q�
0�
Q�
���������
���������
���������
CP�
2�
Q�
Q�
Q�
1�
Q�
C1�
d�
1D�
0�
Q�
Q�
R�
C1�
C1�
1D�
1D�
F2�
F1�
F0�
2�
Q�
1�
Q�
0�
Q�
0�
0�
0�
1�
0�
0�
0�
1�
1�
1�
0�
0�
0�
0�
0�
0�
0�
0�
0�
1�
1�
1�
1�
1�
1�
1�
1�
$