2022-2023学年高二物理竞赛课件：电路的OLMC包含或门阵列

电路的OLMC包含或门阵列 每个OLMC包含或门阵列中的一个或门。一个或门有 8 个输入端，和来自与阵列的 8 个乘积项(PT)相对应。其中 7 个直接相连，第一个乘积项(图中最上边的一项)经PTMUX相连或门输出为有关乘积项之和。 异或门的作用是选择输出信号的极性。当XOR(n)为1时， 异或门起反相器作用，否则起同相器作用。XOR(n)是控制字中的一位，n为引脚号。 D触发器(寄存器)对异或门的输出状态起记忆(存储)作用，使GAL适用于时序逻辑电路。 4个多路开关(MUX)在结构控制字段作用下设定输出逻辑宏单元的组态。 第9章 存储器和可编程逻辑器件 ① 8 个输入缓冲器和 8 个输出反馈/输入缓冲器。 ② 8 个输出逻辑宏单元OLMC， 8 个三态缓冲器， 每个OLMC对应 1 个I/O引脚。 ③ 由 8×8 个与门构成的与阵列， 共形成 64 个乘积项， 每个与门有 32 个输入项，由8 个输入的原变量、反变量(16)和 8 个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有 32×8×8=2048 个可编程单元。 ④ 系统时钟CK和三态输出选通信号OE的输入缓冲器。 第9章 存储器和可编程逻辑器件 1) GAL的基本结构 图 9-29 GAL16V8逻辑图及引脚图 逻辑图； (b) 引脚图 第9章 存储器和可编程逻辑器件 2) 输出逻辑宏单元(OLMC) (1) OLMC的结构 图 9-30 OLMC的内部结构 第9章 存储器和可编程逻辑器件 PTMUX是乘积项选择器，在AC1(n)·AC0控制下选择第一乘积项或地(0)送至或门输入端。 OMUX是输出类型选择器，在AC1(n)+AC0控制下选择组合型(异或门输出)或寄存型(经D触发器存储后输出)逻辑运算结果送到输出缓冲器。 TSMUX是三态缓冲器的使能信号选择器，在AC1(n)和AC1控制下从UCC、地、OE或第一乘积项中选择 1 个作为输出缓冲器的使能信号。 FMUX是反馈源选择器。在AC1(n)、AC0控制下选择D触发器的Q、本级OLMC输出、邻级OLMC的输出或地电平作为反馈源送回与阵列作为输入信号。 第9章 存储器和可编程逻辑器件 (2) 结构控制字 GAL的结构控制字共 82 位，每位取值为“1”或“0”，如图 9-31 所示。图中XOR(n)和AC1(n)字段下的数字对应各个OLMC的引脚号。 图 9-31 GAL的结构控制字 第9章 存储器和可编程逻辑器件 SYN 决定GAL器件是具有寄存器型(时序型)输出能力(SYN=0)，还是纯粹组合型输出能力(SYN=1)。在OLMC(12)和OLMC(19)中，SYN还替代AC1(n)，SYN替代AC0作为FMUX的选择输入，以维护与PAL器件的兼容性。 AC0、AC1(n) 方式控制位。8 个OLMC公用1位AC0。AC1(n)共 8 位，每个OLMC(n)有1位，n为引脚号(12~19)。 AC0, AC1(n)两者配合控制各MUX的工作。 XOR(n) 极性控制位，共 8 位，每个OLMC(n)有 1 位，它通过异或门来控制输出极性。XOR(n)=0时，输出低有效； XOR(n)=1 时，输出高有效。 第9章 存储器和可编程逻辑器件 PT(n) 积项禁止位，共 64 位，和与阵列中 64 个乘积项(PT0~PT63)相对应，用以禁止(屏蔽)某些不用的乘积项。 在SYN、AC0、AC1(n)组合控制下，OLMC(n)可组态配置成 5 种工作模式，表 9-4 列出了各种模式下对控制位的配置和选择。图 9-32(a)~(e)分别表示不同配置模式下OLMC的等效电路。OLMC组态的实现，即结构控制字各控制位的设定都是由开发软件和硬件自动完成的。 从以上分析看出GAL器件由于采用了OLMC，所以使用更加灵活，只要写入不同的结构控制字，就可以得到不同类型的输出电路结构。这些电路结构完全可以取代PAL器件的各种输出电路结构。 第9章 存储器和可编程逻辑器件 表 9-4 OLMC工作模式的配置选择 第9章 存储器和可编程逻辑器件 图 9-32 OLMC 5 种工作模式的等效电路 (a) 专用输入模式； (b) 专用组合输出模式； (c) 反馈组合输出模式； (d) 时序电路中的组合输出模式； (e) 寄存器输出模式 第9章 存储器和可编程逻