2022-2023学年高二物理竞赛课件：电路的MSI器件设计方法

电路的MSI器件设计方法 第7章 常用集成时序逻辑器件及应用 电路的MSI器件设计方法 采用MSI器件设计同步时序电路时有许多不同于传统方法的特点： ① 状态化简一般不必进行。只有在某些特殊情况下，如果化简能够减少MSI器件数目(如原状态为 17 个，化简后小于 17 个)才有实际意义。 ② 状态分配根据器件的功能而定。一般选择了合适的MSI器件后，根据其操作特点来进行状态分配。为了使电路连线减少，还应考虑尽量使操作功能种类减少。 ③ 求激励函数和输出函数时，首先要确定MSI器件在每个状态下执行的操作功能，然后根据需要执行的操作去设置各控制端的激励，进而再导出激励(控制)方程和输出方程。 第7章 常用集成时序逻辑器件及应用 【 例 】 试分析图 7-37 所示电路。 图 7-37 例 7-11 逻辑电路 第7章 常用集成时序逻辑器件及应用 ② 列态序表。 由激励方程可知，S1S0=10，故74LS194一直进行左移操作，由于状态变化会使SL变化，从而又使状态更新， 于是可列出X=0、X=1的态序表如表 7-25 所示。 ③ 分析功能。 由表7-25可见，该电路为可控序列码发生器，当X=0时产生 1001011 序列，当X=1 时，产生 1010011 序列。 第7章 常用集成时序逻辑器件及应用 表7-25 例7-11态序表 第7章 常用集成时序逻辑器件及应用 【例7-12】 试以 74LS169 为核心设计模 5 可逆加/减计数器。 解： ① 选择状态。 设X为加/减控制变量，X=0 时进行加法计数，X=1 时进行减法计数，可选择 74LS169 的最后五个状态构成模 5 可逆计数器，其状态图如图 7-38(a)所示。 第7章 常用集成时序逻辑器件及应用 图 7-38 例 7-12设计过程 (a) 状态图； (b) 操作表； (c) 函数表； (d) LD; (e) DCBA； (f) Z 第7章 常用集成时序逻辑器件及应用 ② 列操作表。 器件在每个状态下所进行的操作功能用操作表来表示。从图 7-38(a)看出，当电路处于1011状态时，若X=0，则计数器进行加 1 计数操作；若X=1，则计数器进行预置(送数)操作……，不同状态下74161需要进行的操作可以用图7-38(b)的K图来表示。  ③ 求P、T、LD、DCBA的激励函数和Z输出函数。 这一步是确定74161各控制端PT、LD、DCBA 需要加什么信号才能实现图7-38(b)的操作。从状态图和操作表可以看出， 计数器在各种状态下的操作是由外输入X和内部状态QDQCQBQA来决定的，因此可以首先根据图(b)操作表求出每一个状态下激励函数、输出函数与外输入X的关系，然后再求出激励函数、输出函数与X、 QDQCQBQA的关系。 第7章 常用集成时序逻辑器件及应用 例如，当状态为 1011、 1111 时有计数、送数两种操作，因而可列出当QDQCQBQA为 1011、1111时 PT、LD、Z与X 的函数关系如图 7-38(c)所示，并求得当QDQCQBQA=1011时， PT=0，LD=X, Z=X, 当QDQCQBQA =1111 时，PT=0，LD=X, Z=X；由于状态为 1100、 1101、 1110 时仅有计数操作，故PT=0，LD=1。可见PT一直为 0，其K图可以省略。LD、 DCBA、Z的卡诺图分别如图 7-38(d)、 (e)、 (f)所示。 第7章 常用集成时序逻辑器件及应用 实现LD有两种方案： · 选用8选1数据选择器： · 选用SSI门电路： 第7章 常用集成时序逻辑器件及应用 ④ 画逻辑电路。 图 7-39 例 7-12逻辑电路 (a) LD采用 8 选1 MUX; (b) LD采用SSI门电路 第7章 常用集成时序逻辑器件及应用 $$