2022-2023学年高二物理竞赛课件：电路的序列码发生器

电路的序列码发生器 电路的序列码发生器 m序列码也称伪随机序列码， 其主要特点是： ① 每个周期中， “1”码出现 2n-1次，“0”码出现2n-1-1 次，即 0、1 出现的概率几乎相等。 ② 序列中连 1 的数目是n， 连 0 的数目是n-1。 ③ 分布无规律，具有与白噪声相似的伪随机特性。  m序列码发生器是一种反馈移位型结构的电路，它由n位移位寄存器加异或反馈网络组成，其序列长度M=2n-1， 只有一个冗余状态即全 0 状态， 所以称为最大线性序列码发生器。由于其结构已定型，且反馈函数和连接形式都有一定规律，因此利用查表的方式就可以设计出m序列码。 第7章 常用集成时序逻辑器件及应用 【例】 设计一个能同时产生两组序列码的双序列码发生器，要求两组代码分别是：Z1—110101，Z2—010110。 解： 首先用74LS194设计一个能自启动的模6 扭环计数器如图 7-34(a)所示，并列出组合输出电路的真值表如表 7-22 所示；然后用一片3-8译码器和与非门实现组合输出网络；最后画出逻辑电路如图7-34(b)所示。组合电路的输出函数式为 第7章 常用集成时序逻辑器件及应用 图 7-34 例 7-9 逻辑电路 (a) 模 6 计数器； (b) 双序列码发生器电路 第7章 常用集成时序逻辑器件及应用 表 7-23 m序列反馈函数表 第7章 常用集成时序逻辑器件及应用 表7-23列出了部分m序列码的反馈函数F和移存器位数n的对应关系。如果给定一个序列信号长度M，则根据M=2n-1求出n， 由n查表便可得到相应的反馈函数F。 例如，要产生M=7的m序列码， 首先根据M=2n=1，确定n=3，再查表可得反馈函数F=Q1 Q3(即74LS194的 F=Q0 Q2)。 第7章 常用集成时序逻辑器件及应用 但由于电路处于全0状态时F=0，故采用此方法设计的m序列发生器不具有自启动特性。为了使电路具有自启动特性可以采取两种方法： ① 在反馈方程中加全 0 校正项 其逻辑电路如图 7-35(a)所示。 ② 利用全 0 状态重新置数从而实现自启动， 其逻辑电路如图 7-35(b)所示。  该电路输出的m序列码为 0011101。 第7章 常用集成时序逻辑器件及应用 图 7-35 M=7的m序列码发生器电路 (a) 加全 0 校正项； (b) 利用全 0 状态置数 第7章 常用集成时序逻辑器件及应用 7.4 以MSI为核心的同步时序电路的分析与设计 7.4.1 分析方法 图 7-36 例 7-10逻辑电路 第7章 常用集成时序逻辑器件及应用 图 7-36 例 7-10 逻辑电路 【例 7-10】分析图 7-36 所示同步时序电路。 解： 该电路无外部输入信号，其输出取自计数器的输出端QDQCQBQA，是Moore型电路。 ① 求写激励(控制)方程。 ② 列状态迁移表，画状态图。 先根据激励方程与 74161 的功能确定每个状态下的激励信号及操作功能，然后确定其次态，因而得出该电路的态序表如表 7-24 所示。 ③ 分析功能。 该电路是模 12 计数器，若从QD端输出，则可以得到 12 分频的对称方波。 第7章 常用集成时序逻辑器件及应用 表7-24 例7-10态序表 第7章 常用集成时序逻辑器件及应用 解：该电路是由移存器74LS194和 8 选 1 数据选择器组成的Moore型同步时序电路，X为外部输入，Z为外输出。 ① 求激励方程和输出方程。 第7章 常用集成时序逻辑器件及应用 $$