2022-2023学年高二物理竞赛课件：半导体存储器的容量扩展

半导体存储器的容量扩展 半导体存储器的容量扩展 位扩展可以用多片芯片并联的方式来实现。 ①各地址线、读/写线、片选信号对应并联， ②各芯片的I/O口作为整个RAM输入/出数据端的一位。 1. 位扩展－－增加I/O端个数 【例】用1024×1 位的RAM扩展为1024×8 位RAM －－八片 I / O 1024×1(0) A0A1 …A9R/WCS I / O 1024×1(1) A0A1…A9 R/WCS … I / O 1024×1(7) A0A1…A9 R/WCS … A0 A1 . . A9 CS R / W 0 0 I0 I1 I7 D0D7 1 0 O0 O1 O7 D0D7 编辑母版文本样式 第二级 第三级 第四级 第五级 一、静态RAM SRAM的基本结构 SRAM主要由存储矩阵、地址译码器和读/写控制电路三部分组成. CS称为片选信号。 CS=0时，RAM工作； CS=1时，所有I/O端均为高阻状态，不能对RAM进行读/写操作。 R/W称为读/写控制信号。 R/W=1时，执行读操作； R/W=0时，执行写操作。 行 地 址 译 码 器 存储矩阵 … A 0 A 1 A i … … D m －1 D 0 列地址译码器 读/写控制电路 A i+1 A n-1 CS R/W … I/O 0 I/O m－1 存储容量＝2n×m位 编辑母版文本样式 第二级 第三级 第四级 第五级 继续 RAM 二、动态RAM V 4 V 3 V 1 V 2 V 7 V 8 Y D D 位 线 D 位 线 D C 1 C 2 C O 1 C O 2 Q Q 预充脉冲 V 5 V 9 X 存储 单元 U C 1 U C 2 U C C 四管动态MOS存储单元 动态MOS存储单元利用MOS管的栅极电容来存储信息，但由于栅极电容的容量很小，而漏电流又不可能绝对等于0，所以电荷保存的时间有限。为了避免存储信息的丢失，必须定时地给电容补充漏掉的电荷。通常把这种操作称为“刷新”或“再生”。 整行刷新，刷新时间：60～ 120ns 动态MOS存储单元有四管电路、三管电路和单管电路等。 编辑母版文本样式 第二级 第三级 第四级 第五级 二、字扩展（增加地址端个数） 【例】用1k×4 位的RAM扩展为4k×4 位RAM。 分析：N=4 1k＝210，每片有10条地址线； 4k＝212，需要12条地址线； 所以，需要增加2条高位地址线来控制4片分别工作，即需要一个2-4线译码器。 字扩展可以利用外加译码器控制芯片的片选CS端来实现。 ①各片RAM对应的数据线、读/写线对应并联； ②低位地址线也并联接起来； ③要增加的高位地址线，通过译码器译码，将其输出分别接至各片的片选控制端。 编辑母版文本样式 第二级 第三级 第四级 第五级 1K×4 (1) A0~ A9 WE CS D0~ D3 1K×4 (2) A0~ A9 WE CS D0~ D3 1K×4 (3) A0~ A9 WE CS D0~ D3 1K×4 (4) A0~ A9 WE CS D0~ D3 D0~ D3 A0~ A9 WE A11 A10 CS Y0 Y1 Y2 Y3 【例】用1k×4 位的RAM扩展为4k×4 位RAM。 A11 A10 选中片序号 对应的存储单元 0 0 1 1 1 0 0 1 (1) (2) (3) (4) 0 ~ 1023 1024 ~ 2047 2048 ~ 3071 3072 ~ 4095 编辑母版文本样式 第二级 第三级 第四级 第五级 00 0000000000~ 1111111111 : 0~1023 01 0000000000~ 1111111111 : 1024 ~ 2047 10 0000000000~ 1111111111 : 2048 ~ 3071 11 0000000000~ 1111111111 : 3072 ~ 4095 A11 A10 选中片序号 对应的存储单元 0 0 1 1 1 0 0 1 (1) (2) (3) (4) 0 ~ 1023 1024 ~ 2047 2048 ~ 3071 3072 ~ 4095 ROM芯片上没有读/写控制端，在进行位扩展时其余引出端的连接方法和RAM完全相同。 RAM的字扩展方法和ROM完全相同。 实际应用中，常将两种方法结合使用，以达到字、位均扩展的要求。因此，无论需要多大容量的存储系统，均可以利用容量有限的存储器芯片，通过位数和字数的扩展来构成。 编辑母版文本样式 第二级 第三级 第四级 第五级 RAM 芯片举例 1 2