山东省（春季高考）电气技术类 《电子技术基础与技能》项目九任务三 45分钟专题训练卷

山东省（春季高考）电气技术类《电子技术基础与技能》45分钟专题训练卷专辑，共155份试卷。试卷命题与高考紧密相关，精选具有代表性和典型性的高考常考题。旨在帮助学生系统地复习和巩固电气技术类理论知识，熟悉高考题型和命题规律，提高解题能力和应试技巧，为高考取得优异成绩打下坚实的基础，本训练卷适用于即将参加电气技术类高考的学生。 与本专辑配套的还有山东省春季高考考试《电工技术基础与技能》45分钟专题训练卷专辑，欢迎同学和老师们下载使用。 山东省（春季高考）电气技术类 《电子技术基础与技能》 项目九：时序逻辑电路 任务三：计数器 时间：45分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题2分，共40分） 1. 计数器的功能包括（ ） A. 清零、置数、累计CP个数 B. 存取数码 C. 两者皆有 D. 两者皆无 2. 若4位二进制加法计数器初态为，接受两个计数脉冲后（ ） A. 1101 B. 1110 C. 1111 D. 0000 3. 小明同学记录的某计数器的状态转换情况见表9-13，由该表可确定该计数器实现的功能是（ ） A. 六进制计数器 B. 七进制计数器 C. 八进制计数器 D. 九进制计数器 4. 在555定时器构成的单稳态电路中，哪个引脚接收低电平触发信号（可接地触发）（ ） A. 控制端（CTRL） B. 放电端（DIS） C. 阈值端（TH） D. 触发端（TR） 5. 同步计数器与异步计数器的主要区别在于（ ） A. 时钟脉冲的作用方式不同 B. 计数进制不同 C. 电路结构不同 D. 各触发器的翻转是否同时进行 6. 使用74194设计计数器时，如何确定计数的最大值（ ） A. 根据时钟频率 B. 根据数据输入端的电平 C. 根据输出端的状态 D. 根据寄存器的位数 7. 74LS290是一种较为典型的异步计数器，可实现二-五-十进制加法计数，其功能见下表，采用反馈法构成的电路如图所示，则该电路为（ ） A. 六进制计数器 B. 七进制计数器 C. 八进制计数器 D. 九进制计数器 8. 74161计数器有多少个独立的使能端（ ） A. 1个 B. 4个 C. 3个 D. 2个 9. 六进制加法计数器的状态转换图是（ ） A. 000 - 001 - 010 - 011 - 100 - 101 - 000 B. 000 - 100 - 011 - 010 - 001 - 110 - 000 C. 000 - 001 - 010 - 011 - 100 - 110 - 000 D. 000 - 001 - 010 - 011 - 100 - 101 - 110 - 000 10. 某计数器的输出波形如图9所示，该计数器是______进制计数器。（ ） A. 三 B. 六 C. 八 D. 十 11. 在设计一个模为4的计数器时，最适合使用哪种触发器（ ） A. SR触发器 B. T触发器 C. D触发器 D. JK触发器 12. 由2个74LS161集成计数器构成的电路，最多可以统计______个二进制数码。（ ） A. 8 B. 64 C. 128 D. 256 13. 一个三位二进制计数器，最多能记忆______个脉冲。（ ） A. 3 B. 12 C. 10 D. 8 14. 下图所示电路中，集成计数器构成的是______进制计数器。（ ） A. 5 B. 6 C. 7 D. 8 15. 一个八进制计数器，最多能记忆______个脉冲，第______个脉冲到来后，向高位进一。（ ） A. 7、8 B. 8、9 C. 9、8 D. 8、8 16. 用集成计数器设计 N 进制计数器时，若 N > 单片计数器的模值，应采用（ ） A. 反馈清零法 B. 反馈置数法 C. 级联法 D. 直接连接法 17. 下图为某时序电路的输入输出波形，该电路可能是（ ） A. 二进制计数器 B. 十进制计数器 C. 移位寄存器 D. 数据选择器 18. 74LS163 的清零端为低电平时，若要执行清零操作，需满足的条件是（ ）​ A. 使能端 CTT=1、CTP=1 B. 置数端LD=1 C. 输入时钟上升沿 D. 并行数据输入端为 0000 19. 当74LS160的CR、LD、C、C为1110时，其处于状态（ ） A. 同步置数 B. 异步清零 C. 保持 D. 计数 20. 要实现可编程分频器，最好使用74LS163的______功能？（ ） A. 同步清除 B. 同步预置 C. 使能控制 D. 进位输出 二、简答题（本大题共3小题，每题4分，共12分） 21. 按 “时钟脉冲触发方式” 划分，计数器可分为哪两类？对比说明两类计数器的工作原理及优缺点。 22. 利用预置数法将集成计数器74LS160构成七进制计数器。请画出原理接线图。 23. 某 4 位加法器输入 A=1001，B=0110，低位进位 。计算输出和数 S 及高位进位 ，若实际测量 ，分析可能的故障点（至少 2 处）。 三、计算题（本大题共3小题，每题6分，共18分） 24. 将一片 74LS163 接成十六进制计数器，计数脉冲频率为 。置并行装入控制端和同步清零控制端均为无效电平，使计数器从 0000 开始连续计数。求输出端 QA、QD 的频率，以及 QD 信号的周期。 25. 采用一片 74LS163 构成同步十进制计数器，使其按照 0110、0111、1000、……、1111 的顺序循环计数。当计数器处于 1111 状态时，译码电路使同步装入端有效，并在下一个时钟上升沿装入 0110。若时钟频率为 ，求：（1）计数器的计数模值；（2）循环计数频率和循环周期；（3）经过 后完成的循环计数次数。 26. 某电子设备需要采用 74LS163 构成模 1000 计数器，计数状态为十进制 000～999。当计数器达到 999 时，译码电路在下一个时钟上升沿使三片计数器同步清零。设最低位计数器的时钟频率为 ，各级计数器均采用四位二进制计数器级联。求：（1）至少需要多少片 74LS163，计数器总位数是多少；（2）计数器从 000 计至 999 后再回到 000，共需多少个时钟脉冲；（3）计数器的进位循环频率和循环周期。 四、综合应用题（本大题共3小题，每题10分，共30分） 27. 某自动测试设备需将频率为 1.024 MHz 的基准脉冲分频，获得约 4 kHz 的采样时钟。技术员采用两片 74LS163 构成八位同步二进制计数器，U1 为低四位计数器，U2 为高四位计数器。两片计数器共用同一时钟信号，U1 的进位输出端接至 U2 的计数使能端，两个计数器均从 0000 状态开始计数。（1）计算两片 74LS163 级联后的总分频系数、U2 最高位输出端的频率及周期。（2）判断能否将 U1 的进位输出端直接接到 U2 的时钟输入端实现级联，并说明正确的级联连接方法。（3）说明设备上电初始化时，74LS163 的清零控制端应处于何种电平状态，并说明理由。 28. 如下图所示电路，设触发器的初态为0： （1）根据如下图所示CP的波形画出和的波形，并说明电路的功能。 （2）若接线是正确的，但连线a、b、c中有一根接触不良，导致触发器状态见表，试分析故障所在。 29. 某包装生产线采用两片 74LS163 制作模 60 计数器，对检测传感器输出的产品脉冲进行计数。U1 计数个位，计数范围为 0～9；U2 计数十位，计数范围为 0～5。当 U1 为 9 且 U2 不为 5 时，组合逻辑电路应使 U1 在下一个时钟上升沿同步装入 0；当计数值达到 59 时，应使两片计数器在下一个时钟上升沿同步装入 00，并输出一个包装完成信号。测试时，传感器脉冲频率为 2 kHz，设备连续运行 2 h 15 min。（1）计算该时间内传感器输入的脉冲总数、模 60 计数器输出的包装完成信号次数，以及最后剩余的产品脉冲数。（2）说明 U1 由 9 返回 0 时，U2 的计数使能端应由什么信号控制，并说明其作用。（3）说明组合逻辑电路在何种计数状态下应使两片 74LS163 的并行装入控制端有效，以及并行数据输入端应设置为何值。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 山东省（春季高考）电气技术类《电子技术基础与技能》45分钟专题训练卷专辑，共155份试卷。试卷命题与高考紧密相关，精选具有代表性和典型性的高考常考题。旨在帮助学生系统地复习和巩固电气技术类理论知识，熟悉高考题型和命题规律，提高解题能力和应试技巧，为高考取得优异成绩打下坚实的基础，本训练卷适用于即将参加电气技术类高考的学生。 与本专辑配套的还有山东省春季高考考试《电工技术基础与技能》45分钟专题训练卷专辑，欢迎同学和老师们下载使用。 山东省（春季高考）电气技术类 《电子技术基础与技能》 项目九：时序逻辑电路 任务三：计数器 时间：45分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题2分，共40分） 1. 计数器的功能包括（ ） A. 清零、置数、累计CP个数 B. 存取数码 C. 两者皆有 D. 两者皆无 【答案】A 【解析】计数器的基本功能是对时钟脉冲CP进行计数，并通常具有清零、置数等控制功能。“存取数码”是寄存器用于暂存和传送数据的功能，不属于计数器的基本功能。因此选A。 2. 若4位二进制加法计数器初态为，接受两个计数脉冲后（ ） A. 1101 B. 1110 C. 1111 D. 0000 【答案】B 【解析】初态1100对应十进制12。4位二进制加法计数器每接收1个计数脉冲加1，接收两个计数脉冲后为12+2=14。14的4位二进制表示为1110，因此选B。 3. 小明同学记录的某计数器的状态转换情况见表9-13，由该表可确定该计数器实现的功能是（ ） A. 六进制计数器 B. 七进制计数器 C. 八进制计数器 D. 九进制计数器 【答案】A 4. 在555定时器构成的单稳态电路中，哪个引脚接收低电平触发信号（可接地触发）（ ） A. 控制端（CTRL） B. 放电端（DIS） C. 阈值端（TH） D. 触发端（TR） 【答案】D 【解析】555定时器构成单稳态电路时，触发端TR输入低电平（低于约1/3VCC）会使内部触发器置位，输出端进入暂稳态并开始定时。TR端可通过接地获得低电平触发信号，因此选D。 5. 同步计数器与异步计数器的主要区别在于（ ） A. 时钟脉冲的作用方式不同 B. 计数进制不同 C. 电路结构不同 D. 各触发器的翻转是否同时进行 【答案】A 【解析】同步计数器中，各触发器都受同一CP脉冲的控制；异步计数器中各触发器的翻转有先有后，是异步的。 6. 使用74194设计计数器时，如何确定计数的最大值（ ） A. 根据时钟频率 B. 根据数据输入端的电平 C. 根据输出端的状态 D. 根据寄存器的位数 【答案】D 【解析】74194是4位双向通用移位寄存器。用其构成计数器时，可用状态数由寄存器的位数决定：4位可表示24=16个状态，计数范围为0～15。因此计数最大值由寄存器的位数决定，选D。 7. 74LS290是一种较为典型的异步计数器，可实现二-五-十进制加法计数，其功能见下表，采用反馈法构成的电路如图所示，则该电路为（ ） A. 六进制计数器 B. 七进制计数器 C. 八进制计数器 D. 九进制计数器 【答案】B 8. 74161计数器有多少个独立的使能端（ ） A. 1个 B. 4个 C. 3个 D. 2个 【答案】D 【解析】74161计数器具有两个独立的使能端（EP和ET），通过控制这两个使能端的电平，可以控制计数器的使能或禁止状态。 9. 六进制加法计数器的状态转换图是（ ） A. 000 - 001 - 010 - 011 - 100 - 101 - 000 B. 000 - 100 - 011 - 010 - 001 - 110 - 000 C. 000 - 001 - 010 - 011 - 100 - 110 - 000 D. 000 - 001 - 010 - 011 - 100 - 101 - 110 - 000 【答案】A 【解析】六进制加法计数器共有6个有效状态，按二进制递增顺序依次为000、001、010、011、100、101，下一计数脉冲后返回000。对应选项A。 10. 某计数器的输出波形如图9所示，该计数器是______进制计数器。（ ） A. 三 B. 六 C. 八 D. 十 【答案】B 11. 在设计一个模为4的计数器时，最适合使用哪种触发器（ ） A. SR触发器 B. T触发器 C. D触发器 D. JK触发器 【答案】D 【解析】模4计数器需要4个状态，即00、01、10、11循环。T触发器在T=1时每来一个有效时钟沿翻转一次，两个T触发器级联即可构成2位二进制计数器，实现模4计数。因此选B。 12. 由2个74LS161集成计数器构成的电路，最多可以统计______个二进制数码。（ ） A. 8 B. 64 C. 128 D. 256 【答案】D 【解析】一个74LS161集成计数器由4个触发器构成，2个集成计数器则一共有8个触发器，所以可以统计个二进制数码。 13. 一个三位二进制计数器，最多能记忆______个脉冲。（ ） A. 3 B. 12 C. 10 D. 8 【答案】D 【解析】3位二进制计数器，最多能记忆个脉冲。 14. 下图所示电路中，集成计数器构成的是______进制计数器。（ ） A. 5 B. 6 C. 7 D. 8 【答案】A 15. 一个八进制计数器，最多能记忆______个脉冲，第______个脉冲到来后，向高位进一。（ ） A. 7、8 B. 8、9 C. 9、8 D. 8、8 【答案】A 【解析】八进制计数器最多能记忆 7 个脉冲，第 8 个脉冲到来后向高位进一，A 选项正确。 16. 用集成计数器设计 N 进制计数器时，若 N > 单片计数器的模值，应采用（ ） A. 反馈清零法 B. 反馈置数法 C. 级联法 D. 直接连接法 【答案】C 【解析】当所需计数器的模值 N 大于单片计数器的模值时，单片计数器不能实现所需的计数范围，需要将多片计数器连接起来扩展计数位数和模值，这种方法称为级联法。因此应选 C。 17. 下图为某时序电路的输入输出波形，该电路可能是（ ） A. 二进制计数器 B. 十进制计数器 C. 移位寄存器 D. 数据选择器 【答案】A 18. 74LS163 的清零端为低电平时，若要执行清零操作，需满足的条件是（ ）​ A. 使能端 CTT=1、CTP=1 B. 置数端LD=1 C. 输入时钟上升沿 D. 并行数据输入端为 0000 【答案】C 【解析】74LS163的清零端为低电平有效，但其清零操作是同步的，只有在清零端保持低电平且出现时钟上升沿时，计数器才被清零。因此应选 C。 19. 当74LS160的CR、LD、C、C为1110时，其处于状态（ ） A. 同步置数 B. 异步清零 C. 保持 D. 计数 【答案】C 【解析】CR=1表示清零无效，LD=1表示同步置数无效，CTP=1且CTT=0表示计数使能条件不满足，计数器不进行计数并保持原状态。因此应选 C。 20. 要实现可编程分频器，最好使用74LS163的______功能？（ ） A. 同步清除 B. 同步预置 C. 使能控制 D. 进位输出 【答案】B 【解析】可编程分频器需要根据设定的分频比装入不同的初始计数值。74LS163的同步预置功能可以在时钟上升沿将预置数据装入计数器，从而改变计数循环长度和分频比。因此应选 B。 二、简答题（本大题共3小题，每题4分，共12分） 21. 按 “时钟脉冲触发方式” 划分，计数器可分为哪两类？对比说明两类计数器的工作原理及优缺点。 【答案】按时钟脉冲触发方式，计数器可分为同步计数器和异步计数器。同步计数器中，所有触发器共用同一个时钟脉冲，时钟有效沿到来时，各级触发器按照组合逻辑确定的状态同时更新。其优点是各级同步工作，级间延迟小，计数速度较快，适合高速计数；缺点是需要较复杂的组合逻辑和统一的时钟控制。异步计数器中，只有第一级触发器接收外部时钟，后级触发器通常由前一级触发器的输出作为时钟，触发器按照级次依次翻转，后级动作滞后于前级。其优点是电路结构简单、所需逻辑门少；缺点是存在逐级传播延迟，计数速度较低，状态转换瞬间可能出现暂态译码错误。 【解析】按时钟触发方式，计数器分为同步计数器和异步计数器。同步计数器的所有触发器共用同一个时钟，时钟有效沿到来时，各级根据输入逻辑同时更新，因此级间传播延迟较小、计数速度较快，但控制逻辑较复杂。异步计数器只有第一级接收外部时钟，后级由前一级输出触发，触发器依次翻转，后级动作滞后于前级，因此电路简单、成本较低，但存在逐级传播延迟，计数速度较低，并可能在状态转换过程中产生暂态译码错误。 22. 利用预置数法将集成计数器74LS160构成七进制计数器。请画出原理接线图。 23. 某 4 位加法器输入 A=1001，B=0110，低位进位 。计算输出和数 S 及高位进位 ，若实际测量 ，分析可能的故障点（至少 2 处）。 【答案】理论计算：A=1001=9，B=0110=6，Ci=1，因此A+B+Ci=9+6+1=16=10000。故S=0000，Co=1。若实际测量Co=0，可能的故障点包括：（1）最高位全加器的进位输出端断路或被短接到地；（2）最高位全加器的A3输入信号未接入或被错误拉低；（3）级间进位链路或超前进位逻辑中的与门、或门发生故障，导致最高位进位未能产生或传输出去。 【解析】将两个4位二进制数及低位进位相加：1001+0110+1=10000。低4位为0000，因此S=0000；第5位为1，因此Co=1。实际测得Co=0，说明最高位产生的进位没有正确形成或没有传到输出端。可重点检查最高位全加器的进位输出端、A3输入端，以及级间进位链路或超前进位逻辑中的门电路。 三、计算题（本大题共3小题，每题6分，共18分） 24. 将一片 74LS163 接成十六进制计数器，计数脉冲频率为 。置并行装入控制端和同步清零控制端均为无效电平，使计数器从 0000 开始连续计数。求输出端 QA、QD 的频率，以及 QD 信号的周期。 【答案】QA 的频率为 ，QD 的频率为 ，QD 的周期为 。 【解析】74LS163为四位二进制计数器，各输出端依次进行二分频。QA频率为 ，QD频率为 ，其周期为 ，即 。 25. 采用一片 74LS163 构成同步十进制计数器，使其按照 0110、0111、1000、……、1111 的顺序循环计数。当计数器处于 1111 状态时，译码电路使同步装入端有效，并在下一个时钟上升沿装入 0110。若时钟频率为 ，求：（1）计数器的计数模值；（2）循环计数频率和循环周期；（3）经过 后完成的循环计数次数。 【答案】（1）计数状态数为 ，计数模值为 10。（2）循环计数频率为 ，即 ；循环周期为 ，即 。（3），完成 100 次循环计数。 【解析】（1）计数器从6计至15，共经历10个状态，因此为模十计数。（2）循环频率为时钟频率除以计数模值，周期为循环频率的倒数。（3）将给定时间换算为 ，再除以 ，得到100次。 26. 某电子设备需要采用 74LS163 构成模 1000 计数器，计数状态为十进制 000～999。当计数器达到 999 时，译码电路在下一个时钟上升沿使三片计数器同步清零。设最低位计数器的时钟频率为 ，各级计数器均采用四位二进制计数器级联。求：（1）至少需要多少片 74LS163，计数器总位数是多少；（2）计数器从 000 计至 999 后再回到 000，共需多少个时钟脉冲；（3）计数器的进位循环频率和循环周期。 【答案】（1）需要 片 74LS163，总位数为 ，即 位。（2）状态数为 ，每完成一次模 1000 循环需要 个时钟脉冲。（3）进位循环频率为 ，即 ；循环周期为 ，约为 。 【解析】（1）每片74LS163提供4位，表示1000个状态至少需满足 ，故需12位，即3片。（2）模值为1000，所以每次循环需要1000个时钟脉冲。（3）循环频率为时钟频率除以模值，周期为其倒数，约为 。 四、综合应用题（本大题共3小题，每题10分，共30分） 27. 某自动测试设备需将频率为 1.024 MHz 的基准脉冲分频，获得约 4 kHz 的采样时钟。技术员采用两片 74LS163 构成八位同步二进制计数器，U1 为低四位计数器，U2 为高四位计数器。两片计数器共用同一时钟信号，U1 的进位输出端接至 U2 的计数使能端，两个计数器均从 0000 状态开始计数。（1）计算两片 74LS163 级联后的总分频系数、U2 最高位输出端的频率及周期。（2）判断能否将 U1 的进位输出端直接接到 U2 的时钟输入端实现级联，并说明正确的级联连接方法。（3）说明设备上电初始化时，74LS163 的清零控制端应处于何种电平状态，并说明理由。 【答案】（1）单片 74LS163 为四位二进制计数器，分频系数为 。两片级联后的总分频系数为 。U2 最高位输出频率为 。输出周期为 。（2）不能直接将 U1 的进位输出端接至 U2 的时钟输入端。两片计数器应共用同一时钟，U1 的进位输出端接至 U2 的计数使能端，U2 的另一使能端接高电平。（3）上电后应使清零控制端短暂处于低电平，使两片计数器同步清零；正常计数时，清零控制端应保持高电平。 【解析】两片4位74LS163级联构成8位计数器，总分频系数为16×16=256。U2最高位频率为1.024MHz÷256=4kHz，周期0.25ms。两片须共用时钟，U1进位接U2使能端。上电时CLR置低并经时钟沿同步清零，正常计数置高。 28. 如下图所示电路，设触发器的初态为0： （1）根据如下图所示CP的波形画出和的波形，并说明电路的功能。 （2）若接线是正确的，但连线a、b、c中有一根接触不良，导致触发器状态见表，试分析故障所在。 【答案】（1）波形如图所示，电路的功能是二位二进制加法计数器（四进制加法计数器）： （2）连线b接触不良。的状态每来一个CP脉冲就翻转一次，而的状态不应每来一个CP脉冲就翻转一次（当时才翻转）。 29. 某包装生产线采用两片 74LS163 制作模 60 计数器，对检测传感器输出的产品脉冲进行计数。U1 计数个位，计数范围为 0～9；U2 计数十位，计数范围为 0～5。当 U1 为 9 且 U2 不为 5 时，组合逻辑电路应使 U1 在下一个时钟上升沿同步装入 0；当计数值达到 59 时，应使两片计数器在下一个时钟上升沿同步装入 00，并输出一个包装完成信号。测试时，传感器脉冲频率为 2 kHz，设备连续运行 2 h 15 min。（1）计算该时间内传感器输入的脉冲总数、模 60 计数器输出的包装完成信号次数，以及最后剩余的产品脉冲数。（2）说明 U1 由 9 返回 0 时，U2 的计数使能端应由什么信号控制，并说明其作用。（3）说明组合逻辑电路在何种计数状态下应使两片 74LS163 的并行装入控制端有效，以及并行数据输入端应设置为何值。 【答案】（1）运行时间为t=2×3600+15×60=8100 s。输入脉冲总数为n=f×t=2000×8100=16200000个。每60个产品脉冲产生1次包装完成信号，因此包装完成信号次数为m=16200000÷60=270000次。最后剩余产品脉冲数为r=16200000−270000×60=0个。 （2）U2的计数使能端应由U1的9状态译码信号控制，即U1处于9状态时使U2获得计数使能，U2的另一计数使能端接高电平。这样在U1由9同步返回0的时钟上升沿，U2同步加1，实现每接收10个产品脉冲计数一次。 （3）当U1处于9状态且U2不处于5状态时，应使U1的并行装入控制端有效，并将U1的并行数据输入端设置为0000，使U1在下一个时钟上升沿同步装入0。当U2处于5状态且U1处于9状态，即计数值为59时，应使两片74LS163的并行装入控制端同时有效，两片的并行数据输入端均设置为0000，使两片计数器在下一个时钟上升沿同步装入00，并产生包装完成信号。74LS163的并行装入控制端为低电平有效。 【解析】运行8100s，输入脉冲数为2000×8100=16200000个；每60个脉冲完成一次包装，故完成270000次，余数为0。U1的9状态译码信号使能U2，使其每10个脉冲加1。U1=9时装入0000；59时两片同时低有效装入0000并输出完成信号。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $