第26卷 时序逻辑电路——寄存器与计数器 湖南省（对口招生）《电子技术基础与技能》（劳保版·第6版） 单元过关卷

湖南省（对口招生）电工电子类 《电子技术基础与技能》（劳保版·第6版） 时序逻辑电路——寄存器与计数器 单元过关卷 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 下列关于时序逻辑电路的说法中，错误的是（ ） A. 时序逻辑电路的输出只与当前输入、当前状态有关 B. 时序逻辑电路的输出可能与时钟信号的频率有关 C. 时序逻辑电路的输出与时钟信号的相位无关 D. 时序逻辑电路的输出可能受到先前状态的影响 2. 由于时序逻辑电路内部含有具备记忆功能的器件，因此时序电路在任意时刻的输出仅仅与_______无关。（ ） A. 该时刻的输入 B. 上一个时刻的输出状态 C. 上一个时刻的输入状态 D. 以上都不正确 3. 如图所示为74LS194构成的顺序脉冲发生器，先是并通过CP置数，然后（左移），经过6个CP脉冲后为（ ） A. 0001 B. 0111 C. 0100 D. 1000 4. 如果要存储6位二进制代码，通常要用______个触发器构成寄存器。（ ） A. 2 B. 3 C. 6 D. 4 5. 若一移位寄存器的数码是从被存放二进制数的高位开始输入，则该寄存器是（ ） A. 左移寄存器 B. 右移寄存器 C. 双向移位寄存器 D. 数码寄存器 6. 74194集成寄存器在序列发生器中的应用是什么（ ） A. 生成特定序列 B. 检测序列中的错误 C. 存储序列数据 D. 比较序列的相似性 7. 如图所示为某四位寄存器的输出波形，则该寄存器为（ ） A. 左移移位寄存器 B. 右移移位寄存器 C. 单拍接收式数码寄存器 D. 双拍接收式数码寄存器 8. 下列关于寄存器的说法，正确的是（ ） A. 只能存储一位二进制数 B. 可以存储多位二进制数 C. 只能进行移位操作 D. 不能存储数据 9. 下列哪个操作不是74194集成寄存器的功能（ ） A. 串行到并行的数据转换 B. 并行到串行的数据转换 C. 数据存储 D. 数据比较 10. 如图所示的移位寄存器，初态为111，在CP移位脉冲作用下，寄存器的状态变为000时，需要CP移位脉冲的个数为（ ） A. 1个 B. 3个 C. 5个 D. 7个 11. 如果要存储4位二进制代码，通常要用______个触发器构成寄存器。（ ） A. 2 B. 3 C. 6 D. 4 12. 使用74162集成计数器设计一个8进制计数器，应将计数器设置为几位（ ） A. 2位 B. 3位 C. 4位 D. 5位 13. 一个八进制计数器，最多能记忆______个脉冲，第______个脉冲到来后，向高位进一。（ ） A. 7、8 B. 8、9 C. 9、8 D. 8、8 14. 如图所示为某计数器的时序图，由此可判定该计数器为（ ） A. 十进制计数器 B. 九进制计数器 C. 四进制计数器 D. 八进制计数器 15. 构成计数器的基本电路是（ ） A. 或非门电路 B. 与非门电路 C. 组合逻辑电路 D. 触发器电路 16. 下列哪个集成计数器不具备并行加载功能（ ） A. 74160 B. 74161 C. 74162 D. 74163 17. 某计数器的输出波形如图9所示，该计数器是______进制计数器。（ ） A. 三 B. 六 C. 八 D. 十 18. 一个三位二进制减法计数器起始值为 010，经过 10 个 CP 作用后的值为（ ） A. 100 B. 010 C. 001 D. 110 19. 74163是哪种类型的计数器（ ） A. 同步二进制计数器 B. 同步十进制计数器 C. 异步二进制计数器 D. 异步十进制计数器 20. 下列关于十进制计数器74LS160的说法中，不正确的是（ ） A. 输出状态是从0000变化到1111 B. 有进位输出端，当计数发生溢出时，该端输出一进位脉冲 C. 在控制端的作用下可计数也可置数 D. 将两片级联起来可构成100进制计数器 二、判断题（本大题共10小题，每题2分，共20分） 21. 时序逻辑电路具有记忆功能。（ ） 22. 寄存器具有接收数据、存放数据和输出数据的功能。（ ） 23. 将十进制数10存入数码寄存器需要4个脉冲（ ） 24. 移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（ ） 25. （判断）判断下列关于计数器的表述｡ （1）计数器的作用是统计输入脉冲的个数｡（ ） （2）4位二进制计数器的最大计数状态是1111｡（ ） （3）同步计数器中每个触发器不受同一个CP脉冲控制。（ ） （4）异步计数器的电路结构比同步计数器较为简单。（ ） （5）十进制计数器是由4个触发器构成的，与二进制计数器相比，电路需跳过1010~1111六个状态。（ ） 26. 在异步计数器中，当时钟脉冲到达时，各触发器的翻转不是同时发生的。（ ） 27. 计数器就是具有计数功能的时序逻辑电路。（ ） 28. 由N个触发器构成的计数器，其最大的计数范围是。（ ） 29. 在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。（ ） 30. 若用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围。（ ） 三、简答题（本大题共3小题，每题4分，共12分） 31. 时序逻辑电路与组合逻辑电路有什么不同？ 32. 分析图所示电路构成了几进制的计数器，并画出状态转换图。 33. 某四位异步二进制加法计数器由四个下降沿触发的触发器组成，各触发器的置数端均接高电平，初始状态为0000，最低位为Q0，最高位为Q3。输入5个连续下降沿脉冲后：（1）依次写出每个脉冲到来后计数器的状态。（2）若检测到Q0能够正常翻转，而Q1、Q2、Q3始终为0，分析可能的故障点，至少写出两处。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 某自动分拣设备采用4位移位寄存器接收传感器的串行编码，并采用4位异步二进制加法计数器记录产品数量。移位寄存器初始状态为0000，规定串行数据从Q0端输入，每个时钟脉冲到来后数据向Q3方向移动。传感器发送的数据依次为1、0、1、1，移位寄存器的时钟频率为800 Hz。产品计数器初始状态为0000，传感器每秒产生2400个计数脉冲，每个触发器的平均传输延迟为18 ns。（1）计算4位数据装入移位寄存器所需的时钟时间，并写出4个时钟脉冲后Q3Q2Q1Q0的状态。（2）产品计数器经过157个计数脉冲后，写出Q3Q2Q1Q0的状态；计算Q3输出信号的频率，并判断在2400 Hz计数频率下该异步计数器的级间延迟是否会明显影响计数。（3）若设备需要循环显示0～9，而不是0～15，说明应如何将该4位二进制计数器改造成十进制计数器；若设备计数频率进一步提高，说明应优先采用哪类计数器，并简述理由。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 湖南省（对口招生）电工电子类 《电子技术基础与技能》（劳保版·第6版） 时序逻辑电路——寄存器与计数器 单元过关卷 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 下列关于时序逻辑电路的说法中，错误的是（ ） A. 时序逻辑电路的输出只与当前输入、当前状态有关 B. 时序逻辑电路的输出可能与时钟信号的频率有关 C. 时序逻辑电路的输出与时钟信号的相位无关 D. 时序逻辑电路的输出可能受到先前状态的影响 【答案】C 【解析】时序逻辑电路的输出不仅与当前输入和当前状态有关，还可能受到时钟信号的相位影响，因为触发器的翻转时刻通常与时钟信号的上升沿或下降沿对齐。 2. 由于时序逻辑电路内部含有具备记忆功能的器件，因此时序电路在任意时刻的输出仅仅与_______无关。（ ） A. 该时刻的输入 B. 上一个时刻的输出状态 C. 上一个时刻的输入状态 D. 以上都不正确 【答案】C 【解析】时序逻辑电路具有记忆功能，其任意时刻的输出不仅与该时刻的输入有关，还与电路此前保存的状态有关。上一个时刻的输入状态并不是决定当前输出的直接因素，因此选C。 3. 如图所示为74LS194构成的顺序脉冲发生器，先是并通过CP置数，然后（左移），经过6个CP脉冲后为（ ） A. 0001 B. 0111 C. 0100 D. 1000 【答案】C 【解析】0001(置数)0010(第一个脉冲)0100(第二个脉冲)1000(第三个脉冲)0001(第四个脉冲)0010(第五个脉冲)0100(第六个脉冲) 4. 如果要存储6位二进制代码，通常要用______个触发器构成寄存器。（ ） A. 2 B. 3 C. 6 D. 4 【答案】C 【解析】一个触发器通常只能存储1位二进制信息。存储6位二进制代码需要6个触发器，因此选C。 5. 若一移位寄存器的数码是从被存放二进制数的高位开始输入，则该寄存器是（ ） A. 左移寄存器 B. 右移寄存器 C. 双向移位寄存器 D. 数码寄存器 【答案】A 【解析】从高位输入的是左移寄存器，A 选项正确。 6. 74194集成寄存器在序列发生器中的应用是什么（ ） A. 生成特定序列 B. 检测序列中的错误 C. 存储序列数据 D. 比较序列的相似性 【答案】A 【解析】74194可以用于序列发生器，通过在适当的时钟信号控制下逐位输出数据，可以生成特定的序列。 7. 如图所示为某四位寄存器的输出波形，则该寄存器为（ ） A. 左移移位寄存器 B. 右移移位寄存器 C. 单拍接收式数码寄存器 D. 双拍接收式数码寄存器 【答案】A 【解析】由波形图可知，每一个移位脉冲作用下数据左移1位，数据流向为0001001101101101，因此该寄存器是左移移位寄存器。 8. 下列关于寄存器的说法，正确的是（ ） A. 只能存储一位二进制数 B. 可以存储多位二进制数 C. 只能进行移位操作 D. 不能存储数据 【答案】B 【解析】寄存器可以存储多位二进制数。所以选择 B 选项。 9. 下列哪个操作不是74194集成寄存器的功能（ ） A. 串行到并行的数据转换 B. 并行到串行的数据转换 C. 数据存储 D. 数据比较 【答案】D 【解析】74194的主要功能是串行到并行的数据转换和数据存储。它并不直接进行数据比较，这一功能通常由其他逻辑元件或处理器完成。 10. 如图所示的移位寄存器，初态为111，在CP移位脉冲作用下，寄存器的状态变为000时，需要CP移位脉冲的个数为（ ） A. 1个 B. 3个 C. 5个 D. 7个 【答案】B 11. 如果要存储4位二进制代码，通常要用______个触发器构成寄存器。（ ） A. 2 B. 3 C. 6 D. 4 【答案】D 【解析】一个触发器通常存储1位二进制信息。存储4位二进制代码需要4个触发器，因此选D。 12. 使用74162集成计数器设计一个8进制计数器，应将计数器设置为几位（ ） A. 2位 B. 3位 C. 4位 D. 5位 【答案】B 【解析】8进制计数器需要3位二进制数来表示，因此应将74162计数器设置为3位。 13. 一个八进制计数器，最多能记忆______个脉冲，第______个脉冲到来后，向高位进一。（ ） A. 7、8 B. 8、9 C. 9、8 D. 8、8 【答案】A 【解析】八进制计数器最多能记忆 7 个脉冲，第 8 个脉冲到来后向高位进一，A 选项正确。 14. 如图所示为某计数器的时序图，由此可判定该计数器为（ ） A. 十进制计数器 B. 九进制计数器 C. 四进制计数器 D. 八进制计数器 【答案】A 15. 构成计数器的基本电路是（ ） A. 或非门电路 B. 与非门电路 C. 组合逻辑电路 D. 触发器电路 【答案】D 【解析】触发器是构成时序逻辑电路的基本电路，计数器时时序逻辑电路。 16. 下列哪个集成计数器不具备并行加载功能（ ） A. 74160 B. 74161 C. 74162 D. 74163 【答案】D 【解析】74163是一个同步二进制计数器，它不具备并行加载功能，而74160、74161和74162都具备并行加载能力。 17. 某计数器的输出波形如图9所示，该计数器是______进制计数器。（ ） A. 三 B. 六 C. 八 D. 十 【答案】B 18. 一个三位二进制减法计数器起始值为 010，经过 10 个 CP 作用后的值为（ ） A. 100 B. 010 C. 001 D. 110 【答案】D 【解析】三位二进制减法计数器，起始值为 010，经过 10 个 CP 后，数值变为 010 - 10 = 110 。所以选择 D 选项。 19. 74163是哪种类型的计数器（ ） A. 同步二进制计数器 B. 同步十进制计数器 C. 异步二进制计数器 D. 异步十进制计数器 【答案】A 【解析】74163是一个4位同步二进制计数器，它具有并行预置和异步清零功能。 20. 下列关于十进制计数器74LS160的说法中，不正确的是（ ） A. 输出状态是从0000变化到1111 B. 有进位输出端，当计数发生溢出时，该端输出一进位脉冲 C. 在控制端的作用下可计数也可置数 D. 将两片级联起来可构成100进制计数器 【答案】A 【解析】74LS160是十进制同步计数器，稳定计数状态为0000～1001，而不是0000～1111，因此A项说法不正确。该器件具有进位输出端，计数溢出时可输出进位脉冲；在控制端作用下可实现计数和置数。两片74LS160级联可构成100进制计数器。 二、判断题（本大题共10小题，每题2分，共20分） 21. 时序逻辑电路具有记忆功能。（ ） 【答案】正确 【解析】时序逻辑电路中含有触发器等具有存储和保持状态功能的器件，其输出不仅取决于当前输入，还与电路原有状态有关，因此具有记忆功能。 22. 寄存器具有接收数据、存放数据和输出数据的功能。（ ） 【答案】正确 【解析】寄存器由多个触发器组成，用于接收并存放二进制数据，同时可以在需要时输出所存储的数据，因此具有接收数据、存放数据和输出数据的功能。 23. 将十进制数10存入数码寄存器需要4个脉冲（ ） 【答案】正确 【解析】十进制数转换成二进制为1010，数码寄存器可并行输入数码，只需要一个脉冲信号。 24. 移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。（ ） 【答案】错误 【解析】74LS194是双向通用移位寄存器，具有串行输入端和并行输入端，并可通过串行方式逐位移出数据。因此它既可以实现串行输入并行输出，也可以实现串行输入串行输出。题干中的“不能”错误，判断结果为错误。 25. （判断）判断下列关于计数器的表述｡ （1）计数器的作用是统计输入脉冲的个数｡（ ） （2）4位二进制计数器的最大计数状态是1111｡（ ） （3）同步计数器中每个触发器不受同一个CP脉冲控制。（ ） （4）异步计数器的电路结构比同步计数器较为简单。（ ） （5）十进制计数器是由4个触发器构成的，与二进制计数器相比，电路需跳过1010~1111六个状态。（ ） 【答案】错误 【解析】（1）正确，计数器能够统计输入脉冲的个数。（2）正确，4位二进制计数器的状态范围为0000～1111，最大状态为1111。（3）错误，同步计数器中各触发器均由同一个CP脉冲控制。（4）正确，异步计数器的触发器逐级触发，电路结构通常比同步计数器简单。（5）正确，十进制计数器通常由4个触发器构成，并跳过1010～1111这6个状态。由于第（3）项错误，整题判断结果为错误。 26. 在异步计数器中，当时钟脉冲到达时，各触发器的翻转不是同时发生的。（ ） 【答案】正确 【解析】异步计数器，除了第一触发器由时钟脉冲控制，其余各级触发器的翻转都由上一级触发器的输出控制。 27. 计数器就是具有计数功能的时序逻辑电路。（ ） 【答案】正确 【解析】计数器需要具有记忆功能，所以计数器实际就是能计数的时序逻辑电路。 28. 由N个触发器构成的计数器，其最大的计数范围是。（ ） 【答案】错误 【解析】每个触发器有0和1两种状态，N个触发器最多可组合出2N种不同状态。因此，由N个触发器构成的二进制计数器最大计数范围为2N，而不是N2，题干说法错误。 29. 在计数器电路中，同步置零与异步置零的区别在于置零信号有效时，同步置零还需要等到时钟信号到达时才能将触发器置零，而异步置零不受时钟的控制。（ ） 【答案】正确 【解析】同步置零属于受时钟控制的置零方式，置零信号有效后，需要等到有效时钟到来才能使触发器置零；异步置零不受时钟控制，置零信号有效时即可直接使触发器置零。因此题干说法正确。 30. 若用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围。（ ） 【答案】错误 【解析】采用置数法构成任意进制计数器时，通过译码控制信号在规定状态下装入预置数，使计数器返回有效计数序列。电路中的瞬态变化不一定形成一个额外的、固定的不稳定循环状态，因此题干中“一定包含一个过渡状态”的说法过于绝对，判断为错误。 三、简答题（本大题共3小题，每题4分，共12分） 31. 时序逻辑电路与组合逻辑电路有什么不同？ 【答案】从电路组成上看，时序逻辑电路是由触发器和门电路组成，组合逻辑电路是由门电路组成；从功能上看，时序逻辑电路具有记忆功能，组合逻辑电路无记忆功能；从电路连接上看，时序逻辑电路在输出和输入之间存在一条以上的反馈通路。 【解析】组合逻辑电路通常仅由门电路组成，输出只由当前输入决定，不具有记忆功能。时序逻辑电路通常由触发器和门电路组成，具有记忆功能，输出既与当前输入有关，也与电路原有状态有关；其电路中通常存在从输出端到输入端的反馈通路。因此题干答案从组成、功能和连接关系三个方面比较了二者的区别，表述正确。 32. 分析图所示电路构成了几进制的计数器，并画出状态转换图。 33. 某四位异步二进制加法计数器由四个下降沿触发的触发器组成，各触发器的置数端均接高电平，初始状态为0000，最低位为Q0，最高位为Q3。输入5个连续下降沿脉冲后：（1）依次写出每个脉冲到来后计数器的状态。（2）若检测到Q0能够正常翻转，而Q1、Q2、Q3始终为0，分析可能的故障点，至少写出两处。 【答案】（1）第1个脉冲后为0001，第2个脉冲后为0010，第3个脉冲后为0011，第4个脉冲后为0100，第5个脉冲后为0101。（2）可能是第一级触发器Q0输出端至第二级触发器时钟端的连接断路；可能是第二级触发器本身损坏或其置位、复位端处于非正常状态；也可能是第二级触发器的电源或接地异常。 【解析】（1）各触发器在计数过程中按二进制加法规律依次翻转，Q0每接收一个有效脉冲翻转一次，较高位在低一位产生进位时翻转，因此5个脉冲后的状态依次为0001、0010、0011、0100和0101。（2）Q0能够翻转说明最低位触发器基本正常，而高位均不变化，故障应重点检查Q0输出到后级时钟端的进位通路、第二级触发器及其控制端和供电连接。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 某自动分拣设备采用4位移位寄存器接收传感器的串行编码，并采用4位异步二进制加法计数器记录产品数量。移位寄存器初始状态为0000，规定串行数据从Q0端输入，每个时钟脉冲到来后数据向Q3方向移动。传感器发送的数据依次为1、0、1、1，移位寄存器的时钟频率为800 Hz。产品计数器初始状态为0000，传感器每秒产生2400个计数脉冲，每个触发器的平均传输延迟为18 ns。（1）计算4位数据装入移位寄存器所需的时钟时间，并写出4个时钟脉冲后Q3Q2Q1Q0的状态。（2）产品计数器经过157个计数脉冲后，写出Q3Q2Q1Q0的状态；计算Q3输出信号的频率，并判断在2400 Hz计数频率下该异步计数器的级间延迟是否会明显影响计数。（3）若设备需要循环显示0～9，而不是0～15，说明应如何将该4位二进制计数器改造成十进制计数器；若设备计数频率进一步提高，说明应优先采用哪类计数器，并简述理由。 【答案】（1）装入4位数据需要4个时钟周期。时钟周期为 ，装入时间为 。各次状态依次为0001、0010、0101、1011，因此最终Q3Q2Q1Q0为1011。（2）4位计数器的计数模为 ，余13，13的二进制数为1101，因此计数状态为1101。Q3每16个输入脉冲完成一个周期，频率为 。4级触发器的总传输延迟为 ，输入周期为 ，延迟远小于输入周期，影响不明显。（3）对Q3Q2Q1Q0进行译码，当计数状态达到1010时，产生清零信号，使计数器立即回到0000，从而实现0～9循环计数。计数频率提高时，应优先采用同步计数器，因为各触发器由同一时钟同时触发，不存在多级异步传递造成的累计延迟。 【解析】（1）先由时钟频率求周期，再乘以4个移位脉冲数；按数据输入方向逐次移位即可得到1011。（2）计数器按16个状态循环，157除以16的余数为13；Q3为十六分频输出，异步级联延迟为各级延迟之和。（3）十进制计数器需译码状态1010并清零；高速工作时同步计数器的时序性能更好。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $