内容正文:
广西壮族自治区(对口招生)装备制造类
《电工电子技术与技能》(高教版·第4版)
时序逻辑电路——触发器、计数器与寄存器 单元过关卷
时间:60分钟 总分:100分
班级____ 姓名____ 学号____ 成绩____
一、单项选择题(本大题共20小题,每题3分,共60分)
1. 下列哪种触发器具有禁止状态?( )
A. RS触发器
B. D触发器
C. JK触发器
D. T触发器
2. 下列哪种触发器具有自锁功能?( )
A. T触发器
B. JK触发器
C. RS触发器
D. D触发器
3. 如图所示的JK触发器,初始态为Q=0,则经过1000个脉冲后,触发器的状态为 ( )
A. 0.0
B. 0.1
C. 1.0
D. 1.1
4. 下列哪种触发器的输入信号对输出状态有直接控制作用?( )
A. D触发器
B. JK触发器
C. RS触发器
D. T触发器
5. 基本RS触发器( )
A. 有置0、置1、保持功能
B. 基本RS触发器
C. 具有“置0”、“置1”功能的触发器
D. D触发器
6. 一个触发器可以记忆______个稳定状态。( )
A. 1
B. 2
C. 3
D. 4
7. 当异步置数端时,输出状态是在CP由1变0时刻发生变化,且与CP=1期间输入状态变化无关,只取决于CP由1变0前瞬间输入状态而定的触发器是( )
A. 基本RS触发器
B. D锁存器
C. 同步JK触发器
D. 负边沿JK触发器
8. JK触发器在什么条件下会翻转(Q状态改变)?( )
A. J=1, K=0
B. J=0, K=1
C. J=1, K=1
D. J=0, K=0
9. 功能为“J=1 K=1时,在时钟脉冲作用下,实现翻转”的触发器是( )
A. 基本RS触发器
B. RS=0
C. JK=1
D. D=0
10. 如图所示D触发器的翻转时刻是在CP脉冲的( )
A. 上升沿
B. 下降沿
C. 高电平
D. 低电平
11. 时序逻辑电路中的D触发器在CLK=1时,Q的输出取决于什么?( )
A. 触发器的复位端输入
B. Q的前一状态
C. CLK的输入
D. D的输入
12. 在同步计数器中,各触发器状态改变时刻( )
A. 与电平相同
B. 不相同
C. 与触发器有关
D. 相同
13. 一个4位二进制加法计数器,最多能计数的十进制数是( )
A. 15
B. 16
C. 32
D. 10
14. 某时序逻辑电路的波形如图所示,由此判定该电路是( )
A. 二进制计数器
B. 十进制计数器
C. 移位寄存器
D. 五进制计数器
15. 时序逻辑电路中,寄存器由多个 _______连接而成( )
A. 门电路
B. 可逆电路
C. 触发器
D. 编码器
16. 在有效时钟沿到来时,JK触发器的J端和K端均为高电平,则其输出状态将( )
A. 直接置为高电平
B. 保持原有输出状态
C. 直接置为低电平
D. 每个时钟沿翻转一次
17. 如题图所示电路为某寄存器的一位,该寄存器为( )
A. 单拍接收数码寄存器
B. 双拍接收数码寄存器
C. 单向移位寄存器
D. 双向移位寄存器
18. 一个四位二进制加法计数器的初始输出为0000,连续输入15个有效时钟脉冲后,其输出为( )
A. 输出为1111状态
B. 输出为0000状态
C. 输出为1000状态
D. 输出为0111状态
19. 有一个左移移位寄存器,当预先置入(Q3Q2Q1Q0)1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是( )
A. 1011--0110--1100--1000--0000
B. 1011--0101--0010--0001--0000
C. 1011--1100--1101--1110--1111
D. 1011--1010--1001--1000--0111
20. 移位寄存器具有存储数码功能外,还具有的功能是( )
A. 全加
B. 编码
C. 译码
D. 移位
二、判断题(本大题共10小题,每题2分,共20分)
21. 单稳态触发器有两个稳态。( )
22. 时钟触发器在时钟脉冲到来时翻转,脉冲消失后,其输出状态保持现状态。( )
23. 同步RS 触发器CP=0期间,当R=S=1时,触发器的状态保持。( )
24. 同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。( )
25. 计数器的模是指构成计数器的触发器的个数。( )
26. 寄存器可以用于实现串行传输,但不适合并行传输。( )
27. 寄存器是触发器的一种常见应用,在时序逻辑电路中用于数据同步和稳态输出。( )
28. 寄存器只能存储单个比特的数据。( )
29. 移位寄存器是时序逻辑电路中常用的构建元件,用于实现状态机等复杂的时序逻辑功能。( )
30. 移位寄存器只能串行输出。( )
三、简答题(本大题共3小题,每题4分,共12分)
31. 为什么主从JK触发器最多只能变化一次
32. 指出如图所示74160电路为几进制计数器?
33. 设计一个4位二进制计数器,当计数到15(即二进制的1111)时,输出一个高电平信号(假设为高电平为1,低电平为0)。请计算当输入时钟信号从0变为1(上升沿触发)时,从初始状态0000开始计数,第几次时钟信号变化时输出高电平信号。
四、综合应用题(本大题共1小题,每题8分,共8分)
34. 某包装生产线用光电传感器检测产品数量,传感器每检测到一个产品就向计数电路输入一个脉冲。计数电路由两片十进制计数器级联组成,个位计数器的进位输出接至十位计数器的计数输入,计数结果以两位十进制数表示。传感器平均输出脉冲频率为 640 Hz。系统计划采用清零法改造为模 60 计数器,用于记录每 60 个产品为一组的生产数量。(1)计算两片计数器级联后的计数范围、十位进位信号的频率和周期;生产线连续运行 3.25 s 时,计数显示值是多少?(2)说明采用清零法实现模 60 计数时,计数器应在什么状态下产生清零信号,并写出其有效计数状态范围。(3)若要求设备暂停时保存当前的两位计数值,重新启动后能够继续计数,应增加哪类寄存器?说明其主要作用。
原创精品资源学科网独家享有版权,侵权必究!
学科网(北京)股份有限公司
$
广西壮族自治区(对口招生)装备制造类
《电工电子技术与技能》(高教版·第4版)
时序逻辑电路——触发器、计数器与寄存器 单元过关卷
时间:60分钟 总分:100分
班级____ 姓名____ 学号____ 成绩____
一、单项选择题(本大题共20小题,每题3分,共60分)
1. 下列哪种触发器具有禁止状态?( )
A. RS触发器
B. D触发器
C. JK触发器
D. T触发器
【答案】C
【解析】正确答案是c。JK触发器具有禁止状态,即当J=K=1时,输出状态不变。
2. 下列哪种触发器具有自锁功能?( )
A. T触发器
B. JK触发器
C. RS触发器
D. D触发器
【答案】D
【解析】正确答案是a。D触发器具有自锁功能。
3. 如图所示的JK触发器,初始态为Q=0,则经过1000个脉冲后,触发器的状态为 ( )
A. 0.0
B. 0.1
C. 1.0
D. 1.1
【答案】C
4. 下列哪种触发器的输入信号对输出状态有直接控制作用?( )
A. D触发器
B. JK触发器
C. RS触发器
D. T触发器
【答案】C
【解析】正确答案是c。RS触发器的输入信号直接控制输出状态。
5. 基本RS触发器( )
A. 有置0、置1、保持功能
B. 基本RS触发器
C. 具有“置0”、“置1”功能的触发器
D. D触发器
【答案】A
【解析】基本RS触发器具有置0、置1和保持三种基本功能。当输入信号使触发器置0或置1时,输出状态分别被确定为0或1;当输入信号处于保持条件时,触发器维持原来的状态。因此选A。
6. 一个触发器可以记忆______个稳定状态。( )
A. 1
B. 2
C. 3
D. 4
【答案】B
【解析】触发器是具有记忆功能的基本时序逻辑电路,一个触发器能够稳定地保持0或1两种状态,因此可以记忆2个稳定状态,选B。
7. 当异步置数端时,输出状态是在CP由1变0时刻发生变化,且与CP=1期间输入状态变化无关,只取决于CP由1变0前瞬间输入状态而定的触发器是( )
A. 基本RS触发器
B. D锁存器
C. 同步JK触发器
D. 负边沿JK触发器
【答案】D
8. JK触发器在什么条件下会翻转(Q状态改变)?( )
A. J=1, K=0
B. J=0, K=1
C. J=1, K=1
D. J=0, K=0
【答案】C
【解析】在JK触发器中,当J=1且K=1时,触发器的状态(Q)会翻转,即Q变为Q'。
9. 功能为“J=1 K=1时,在时钟脉冲作用下,实现翻转”的触发器是( )
A. 基本RS触发器
B. RS=0
C. JK=1
D. D=0
【答案】C
【解析】JK触发器的特性是:J=0、K=0时保持;J=0、K=1时置0;J=1、K=0时置1;J=1、K=1时翻转。因此选项C所表示的JK=1,即J=K=1时,触发器在时钟脉冲作用下实现翻转。
10. 如图所示D触发器的翻转时刻是在CP脉冲的( )
A. 上升沿
B. 下降沿
C. 高电平
D. 低电平
【答案】B
11. 时序逻辑电路中的D触发器在CLK=1时,Q的输出取决于什么?( )
A. 触发器的复位端输入
B. Q的前一状态
C. CLK的输入
D. D的输入
【答案】D
【解析】在D触发器中,当CLK=1时,Q的输出会跟随D的输入。
12. 在同步计数器中,各触发器状态改变时刻( )
A. 与电平相同
B. 不相同
C. 与触发器有关
D. 相同
【答案】D
【解析】同步计数器的各触发器共用同一个时钟信号,在同一时钟有效边沿或有效电平到来时同时具备状态改变的条件,因此各触发器状态改变的时刻相同,选A。
13. 一个4位二进制加法计数器,最多能计数的十进制数是( )
A. 15
B. 16
C. 32
D. 10
【答案】A
【解析】4位二进制计数器有24=16个状态,计数状态从0000到1111,对应十进制数0到15。因此最多能计数的十进制数是15,选A。
14. 某时序逻辑电路的波形如图所示,由此判定该电路是( )
A. 二进制计数器
B. 十进制计数器
C. 移位寄存器
D. 五进制计数器
【答案】B
15. 时序逻辑电路中,寄存器由多个 _______连接而成( )
A. 门电路
B. 可逆电路
C. 触发器
D. 编码器
【答案】C
【解析】寄存器由多个触发器按特定连接方式组成,用于存储二进制数据。
16. 在有效时钟沿到来时,JK触发器的J端和K端均为高电平,则其输出状态将( )
A. 直接置为高电平
B. 保持原有输出状态
C. 直接置为低电平
D. 每个时钟沿翻转一次
【答案】D
【解析】JK触发器在J端和K端均为高电平时,具有计数功能,每到一个有效时钟沿,输出状态翻转一次。保持状态对应J为低电平、K为低电平,置位和复位分别对应其他输入组合。
17. 如题图所示电路为某寄存器的一位,该寄存器为( )
A. 单拍接收数码寄存器
B. 双拍接收数码寄存器
C. 单向移位寄存器
D. 双向移位寄存器
【答案】B
18. 一个四位二进制加法计数器的初始输出为0000,连续输入15个有效时钟脉冲后,其输出为( )
A. 输出为1111状态
B. 输出为0000状态
C. 输出为1000状态
D. 输出为0111状态
【答案】A
【解析】四位二进制加法计数器每输入一个有效时钟脉冲,计数值加1,从0000开始经过15个脉冲后计数值为15,四位二进制表示为1111。输出0000是经过16个脉冲后的状态。
19. 有一个左移移位寄存器,当预先置入(Q3Q2Q1Q0)1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是( )
A. 1011--0110--1100--1000--0000
B. 1011--0101--0010--0001--0000
C. 1011--1100--1101--1110--1111
D. 1011--1010--1001--1000--0111
【答案】A
【解析】初始为1011,其串行输入固定接0。 第一个脉冲来之后左移一位,并且在最右边补0所以为0110。 第二个脉冲来之后左移一位,并且在最右边补0所以为1100。 第三个脉冲来之后左移一位,并且在最右边补0所以为1000。 第四个脉冲来之后左移一位,并且在最右边补0所以为0000。 所以选A。
20. 移位寄存器具有存储数码功能外,还具有的功能是( )
A. 全加
B. 编码
C. 译码
D. 移位
【答案】D
【解析】移位寄存器由多个触发器组成,除能够暂存二进制数码外,还能在时钟脉冲作用下使各位数据向左或向右移动,因此还具有移位功能,选A。
二、判断题(本大题共10小题,每题2分,共20分)
21. 单稳态触发器有两个稳态。( )
【答案】错误
【解析】单稳态触发器只有一个稳定状态和一个暂稳态。受到触发后,电路由稳定状态暂时进入暂稳态,经过一定时间后自动返回稳定状态。因此“单稳态触发器有两个稳态”的说法错误。
22. 时钟触发器在时钟脉冲到来时翻转,脉冲消失后,其输出状态保持现状态。( )
【答案】正确
【解析】时钟触发器在时钟信号的有效边沿或有效电平到来时,根据输入信号确定或改变输出状态;时钟脉冲结束后,触发器保持已经确定的输出状态,直到下一次有效时钟作用。因此该说法正确。
23. 同步RS 触发器CP=0期间,当R=S=1时,触发器的状态保持。( )
【答案】正确
【解析】同步RS触发器在CP=0期间处于禁止或保持状态,输入端的变化不会引起输出状态改变。因此即使R=S=1,触发器仍保持原来的状态,该说法正确。
24. 同步触发器存在空翻现象,而边沿触发器和主从触发器克服了空翻。( )
【答案】正确
【解析】电平触发的同步触发器在有效电平持续期间可能因反馈作用而多次翻转,这种现象称为空翻。边沿触发器只在时钟边沿附近响应,主从触发器通过主、从两个触发器分时工作,均能有效克服空翻现象。因此该说法正确。
25. 计数器的模是指构成计数器的触发器的个数。( )
【答案】错误
【解析】计数器的模是指计数器完成一次循环所包含的有效计数状态数,而不是构成计数器的触发器个数。例如4位二进制计数器通常有16个状态,模为16。因此该说法错误。
26. 寄存器可以用于实现串行传输,但不适合并行传输。( )
【答案】错误
【解析】错误。寄存器可以用于实现并行和串行传输。
27. 寄存器是触发器的一种常见应用,在时序逻辑电路中用于数据同步和稳态输出。( )
【答案】正确
【解析】寄存器是触发器的一种常见应用,用于数据同步和稳态输出。
28. 寄存器只能存储单个比特的数据。( )
【答案】错误
【解析】错误。寄存器可以存储多个比特的数据,通常用于数据暂存和并行数据传输。
29. 移位寄存器是时序逻辑电路中常用的构建元件,用于实现状态机等复杂的时序逻辑功能。( )
【答案】正确
【解析】移位寄存器是一种常用的时序逻辑电路元件,可用于实现状态机等复杂的时序逻辑功能。
30. 移位寄存器只能串行输出。( )
【答案】错误
【解析】移位寄存器既可以串行输入、串行输出,也可以并行输入、并行输出,具体取决于电路结构。因此移位寄存器不只能串行输出,该说法错误。
三、简答题(本大题共3小题,每题4分,共12分)
31. 为什么主从JK触发器最多只能变化一次
【答案】主从触发器就是由两个时钟信号相反的同步触发器相连而成,主从JK触发器是主从RS触发器的基础上将Q和Q非端引回输入端反馈,因为Q和Q非端的反馈其中必有一个端再主触发器CP有效期间为0,从而屏蔽了一侧的输入信号。
【解析】主从JK触发器由主触发器和从触发器组成,两者在相反的时钟相位工作。以主触发器在CP有效期间接收输入、从触发器在CP反相期间接收主触发器状态为例:当CP有效时,从触发器被封锁,输出Q和Q非保持不变,反馈信号也不再随主触发器内部状态变化而变化。因此主触发器在一个时钟脉冲期间至多完成一次状态改变;当CP反相后,主触发器被封锁,从触发器才将主触发器的最终状态传送到输出端。这样就避免了电平触发JK触发器可能产生的连续翻转,所以主从JK触发器在一个时钟脉冲期间最多只能变化一次。
32. 指出如图所示74160电路为几进制计数器?
【答案】该电路为 49 进制计数器
33. 设计一个4位二进制计数器,当计数到15(即二进制的1111)时,输出一个高电平信号(假设为高电平为1,低电平为0)。请计算当输入时钟信号从0变为1(上升沿触发)时,从初始状态0000开始计数,第几次时钟信号变化时输出高电平信号。
【答案】第15次时钟信号变化时,输出高电平信号。
【解析】首先,我们要明确4位二进制计数器的计数范围是从0000(0)到1111(15),总共16个状态。 每次时钟信号的上升沿,计数器都会增加一个状态。从初始状态0000开始,第一次时钟信号变化时,计数器变为0001;第二次变为0010;以此类推,直到第15次时钟信号变化时,计数器变为1111。 根据题目要求,当计数器达到1111时,输出一个高电平信号(即1)。
四、综合应用题(本大题共1小题,每题8分,共8分)
34. 某包装生产线用光电传感器检测产品数量,传感器每检测到一个产品就向计数电路输入一个脉冲。计数电路由两片十进制计数器级联组成,个位计数器的进位输出接至十位计数器的计数输入,计数结果以两位十进制数表示。传感器平均输出脉冲频率为 640 Hz。系统计划采用清零法改造为模 60 计数器,用于记录每 60 个产品为一组的生产数量。(1)计算两片计数器级联后的计数范围、十位进位信号的频率和周期;生产线连续运行 3.25 s 时,计数显示值是多少?(2)说明采用清零法实现模 60 计数时,计数器应在什么状态下产生清零信号,并写出其有效计数状态范围。(3)若要求设备暂停时保存当前的两位计数值,重新启动后能够继续计数,应增加哪类寄存器?说明其主要作用。
【答案】(1)两片十进制计数器级联后,计数范围为00~99,共有100个计数状态。十位计数器每接收到10个个位计数器的进位脉冲计数一次,因此十位进位频率为f进=640/(10×10)=6.4 Hz,进位周期为T进=1/6.4=0.15625 s。若从00开始计数,3.25 s内输入的脉冲数为N=640×3.25=2080个,2080 mod 100=80,因此计数显示值为80。(2)采用清零法实现模60计数时,应在计数器计数到60时产生清零信号,即在十位计数器为6、个位计数器为0的状态下产生清零信号,使计数器立即返回00。有效计数状态范围为00~59,共60个状态。(3)应增加数据寄存器(或具有保持功能的锁存寄存器)。暂停时将当前两位计数值锁存并保存,重新启动后将保存的计数值恢复到计数电路或作为继续计数的初始值,从而实现断续计数。
【解析】两片十进制计数器级联后按模100计数,范围为00~99。十位进位频率为640÷100=6.4 Hz,周期T=1÷6.4=0.15625 s;3.25 s输入2080个脉冲,2080 mod 100=80,显示80。实现模60时,在计数状态60(十位为6、个位为0)产生清零信号,有效状态为00~59。增加数据寄存器或锁存寄存器,暂停时保存当前计数值,重启后恢复并继续计数。
原创精品资源学科网独家享有版权,侵权必究!
学科网(北京)股份有限公司
$