第26卷 时序逻辑电路——寄存器与计数器 山东省（春季高考）《电子技术基础》（劳保版·第6版） 单元过关卷

山东省（春季高考）考纲百套卷 第26卷 时序逻辑电路——寄存器与计数器 单元过关卷《电子技术基础与技能》机电技术类 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 从示波器观察到时序电路的输出波形无变化，可能的故障是（ ） A. 时钟信号中断 B. 输入信号正常 C. 触发器正常 D. 电源正常 【答案】A 【解析】时序电路需在时钟信号驱动下更新状态。时钟中断会使触发器无法翻转，输出波形保持不变，因此选A。 2. 时序逻辑电路可以由_______组成。（ ） A. 门电路 B. 触发器或门电路 C. 触发器或触发器和门电路 D. 以上都不正确 【答案】C 【解析】时序逻辑电路具有记忆功能，基本单元是触发器，可单独由触发器组成，也可由触发器与门电路组成，因此选C。 3. 如图所示电路为某寄存器的一位，该寄存器为（ ） A. 单拍接收数码寄存器 B. 双拍接收数码寄存器 C. 单向移位寄存器 D. 双向移位寄存器 【答案】B 【解析】该寄存器一位由两级触发器构成，数据需经两个时钟脉冲完成接收，因此属于双拍接收数码寄存器，选B。 4. 时序逻辑电路是（ ） A. 静态电路 B. 动态电路 C. 放大电路 D. 整流电路 【答案】B 【解析】时序逻辑电路具有记忆功能，输出不仅取决于当前输入，还与原状态有关，属于动态电路，故选B。 5. 输出不仅与当时的输入信号有关，且还与电路原来的状态有关的逻辑电路，属于 （ ） A. 组合逻辑电路 B. 时序逻辑电路 C. 加法电路 D. 显示电路 【答案】B 【解析】时序逻辑电路的输出不仅取决于当前输入信号，还与电路原有状态有关，因此选B。 6. 分析时序电路时，驱动方程是指（ ） A. 触发器输出与输入的关系 B. 触发器输入与电路输入的关系 C. 电路输出与输入的关系 D. 电源与地的关系 【答案】B 【解析】驱动方程描述触发器输入信号与电路输入信号（及现态）的逻辑关系，用于确定触发器的次态，因此选B。 7. 74LS160集成电路构成的计数器如图所示，该计数器为______进制。（ ） A. 四 B. 五 C. 六 D. 七 【答案】C 【解析】图中利用反馈使计数器在状态6时复位，计数序列为0～5，共6个状态，因此为六进制计数器。 8. 74LS194 的清零端为低电平时，寄存器的状态为（ ）​ A. 保持原有数据 B. 并行输入数据 C. 全部置 0 D. 执行移位操作 【答案】C 【解析】74LS194的清零端低电平有效，触发器被复位，寄存器各位输出均为0，因此选C。 9. 74194中的数据右移是指（ ） A. DR数据移到原Q3的位置，数据从高位向低位移动 B. DR数据移到原Q0的位置，数据从低位向高位移动 C. DL数据移到原Q0的位置，数据从高位向低位移动 D. DL数据移到原Q3的位置，数据从低位向高位移动 【答案】A 【解析】74194右移时，串行输入端DR的数据移入原Q3位置，寄存器数据由高位向低位依次移动，因此选A。 10. 如图所示计数器电路，74LS161为模16集成计数器，为同步置数端，则该电路实现的进制是（ ） A. 五进制 B. 六进制 C. 七进制 D. 八进制 【答案】C 【解析】译码电路在计数到时使同步置数端有效，下一时钟置零，循环经历共7个状态，因此为七进制，选C。 11. 当集成移位寄存器74194左移时，需寄存的数据应接在（ ） A. A B. D C. DR D. 【答案】D 【解析】74194左移时，串行数据从左移输入端送入，因此应接在端，选D。 12. 74LS163 的清零端为低电平时，计数器的清零操作需要满足什么条件？（ ）​ A. 无需时钟信号，立即清零 B. 需等待时钟上升沿触发 C. 需等待时钟下降沿触发 D. 需同时输入置数信号 【答案】B 【解析】74LS163的清零为同步操作，清零端保持低电平时，只有在时钟上升沿到来时才执行清零。 13. 一个四位8421BCD码十进制加法计数器，若初始状态为0011，则输入第7个CP脉冲后，计数器状态为（ ） A. 0011 B. 1111 C. 1100 D. 0000 【答案】D 【解析】8421BCD计数器按十进制循环计数，初态为3，输入7个CP后计数为，进位后回到0，状态为0000，故选D。 14. 如图所示为74LS161构成的时序逻辑电路，则该电路图实现的是______进制计数器。（ ） A. 五 B. 六 C. 十六 D. 十 【答案】A 【解析】74LS161为四位二进制计数器，外接译码反馈使计数到时清零，循环经历0～4，共5个状态，因此为五进制计数器。 15. n个触发器可以构成最大计数长度（进制数）为______的计数器。（ ） A. B. C. D. 【答案】C 【解析】n个触发器有种状态，计数通常从0开始，最大计数值为，故选C。 16. 74LS160（同步十进制加法计数器）的异步清零端（CR̅）为低电平时，清零需满足的条件是（ ） A. 立即清零，无需时钟 B. 等待时钟上升沿触发 C. 等待时钟下降沿触发 D. 使能端为低电平 【答案】A 【解析】74LS160的异步清零端为低电平时，不受时钟控制，立即将计数器清零，故选A。 17. 电路如图所示，74LS191是具有异步置数逻辑功能的加减计数器，已知电路的当前状态为1100，则在时钟作用下，电路的下一状态为（ ） A. 1100 B. 1011 C. 1101 D. 0000 【答案】D 【解析】当状态为时，电路触发74LS191的异步置数功能，输出被直接置为，故下一状态为D。 18. 下列关于可逆计数器的说法，错误的是（ ）​ A. 可同时实现加法和减法计数 B. 74LS191 是同步二进制可逆计数器 C. 74LS163 也可实现可逆计数 D. 通常通过控制端选择加法或减法模式 【答案】C 【解析】74LS163是同步二进制加法计数器，不具备加、减计数选择功能，不能直接实现可逆计数，因此C项说法错误。 19. 在数字系统中，需要暂时保存 4 位二进制数据时，通常选用（ ） A. 4 位寄存器 B. 4 位计数器 C. 4 位译码器 D. 4 位加法器 【答案】A 【解析】寄存器具有暂时存储和传送二进制数据的功能，适合保存 4 位数据。计数器主要用于累计时钟脉冲个数，译码器用于代码转换，加法器用于完成二进制数的加法运算。 20. 异步清零计数器的清零信号生效（ ） A. 无需时钟触发 B. 需时钟上升沿触发 C. 需时钟下降沿触发 D. 需时钟高电平触发 【答案】A 【解析】异步清零信号不受时钟控制，只要信号有效，计数器即可立即清零。因此选A。 二、判断题（本大题共10小题，每题2分，共20分） 21. 单拍接收式数码寄存器是由T触发器构成的，存入数据时无须清零。（ ） 【答案】错误 【解析】单拍接收式数码寄存器存入数据前需先清零，使各触发器处于确定初态，否则会受原状态影响，故题述错误。 22. 数码寄存器的工作方式是并入、并出。（ ） 【答案】错误 【解析】数码寄存器有串入串出、串入并出、并入串出和并入并出等多种工作方式，不能仅说是并入并出，故错误。 23. 移位寄存器存放的数码只能串行输入，但可以串行输出，也可以并行输出。（ ） 【答案】正确 【解析】移位寄存器按时钟逐位移位，数码可串行输入；移位过程中可串行输出，寄存器各级端口也可并行输出，因此判断正确。 24. 移位寄存器只能串行输出。（ ） 【答案】错误 【解析】移位寄存器既可串行输出，也可通过并行端口输出，故“只能串行输出”错误。 25. 表示一位十进制数至少需要两位二进制数。（ ） 【答案】错误 【解析】一位十进制数有10种状态，需满足，故至少需要4位二进制数，而非2位，题述错误。 26. 每输入一个时钟脉冲，同步计数器中只有一个触发器翻转。（ ） 【答案】错误 【解析】同步计数器中时钟脉冲与各个触发器的C1端相连，触发所有应该翻转的触发器同时动作。 27. 在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。（ ） 【答案】正确 【解析】这句话是正确的。在异步计数器中，各触发器的时钟信号不是来自同一个时钟源，而是由前一级触发器的输出信号作为下一级触发器的时钟信号。当按自然顺序计数时，最低位触发器通常是每输入一个计数脉冲，其状态就翻转一次，即实现 0 到 1 或 1 到 0 的变化，然后其输出状态的变化再作为下一级触发器的时钟信号去触发下一级触发器的状态变化，从而实现整个计数器按照自然顺序进行计数。 28. 同步加法计数器的特点是各个触发器的翻转是同步的。（ ） 【答案】正确 【解析】同步加法计数器中，各触发器由同一时钟脉冲同时触发，因此翻转是同步的，题干说法正确。 29. 由四个触发器构成的十进制加法计数器可以对十进制数码“0~15”进行计数。（ ） 【答案】错误 【解析】十进制计数器的数码只有0~9共10个，所以从10~15这6个数码都是多余的，需要跳过。 30. 用同步清零端构成M进制计数器时，不需要借助过渡状态就可以实现反馈清零。（ ） 【答案】正确 【解析】同步清零仅在时钟有效边沿响应，将计数状态译码反馈至清零端，下一时钟沿即可清零，无需过渡状态。 三、简答题（本大题共3小题，每题4分，共12分） 31. 简述寄存器的含义及其分类。 【答案】寄存器的功能主要用来暂存数码或信息。按照功能不同，寄存器主要可分为数码寄存器和移位寄存器。 【解析】寄存器是用于暂存数码或信息的时序逻辑电路。按功能不同，主要分为数码寄存器和移位寄存器。 32. 利用同步计数器构成数字时钟中分的计数,要几个触发器？ 【答案】数字时钟中分的计数为六十进制，计的最大数为59，显示59需要6个触发器 【解析】分计数为六十进制，需表示共60个状态。因，故至少需要6个触发器。 33. 某控制装置需要暂存4位并行数据，并对输入脉冲进行累计计数。现分别采用数码寄存器和二进制计数器实现。简述二者的主要功能、输入输出特点及触发器在时钟作用下的状态变化特点；若要求各级触发器在同一时钟沿同步改变状态，应选用哪类计数器，并说明理由。 【答案】（1）数码寄存器用于暂存和传送多位二进制数码，具有并行输入、并行输出的数码寄存器可在时钟作用下同时写入和读出4位数据。 （2）二进制计数器用于统计输入脉冲个数，输出状态按照二进制数序依次改变，达到计数长度后循环计数。 （3）数码寄存器中各触发器通常在同一时钟作用下完成数据存储；异步计数器各级触发器依次翻转，同步计数器各级触发器由同一时钟脉冲触发。 （4）应选用同步二进制加法计数器，因为各级触发器共用同一时钟信号，能够在同一时钟沿按计数规律改变状态，计数速度较高、延迟较小。 【解析】数码寄存器侧重数码的存储与传送，计数器侧重脉冲个数的累计。同步计数器各级触发器由同一时钟沿触发，可减少逐级传递造成的延迟。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 试用 74LS16采用反馈置数法组成 8 进制计数器，画出逻辑电路图。 【解析】将74LS16的置数端接0000，使能端有效；译码输出状态0111，并反馈至置数控制端。计数达到7后，下一时钟同步置入0000，循环经历0～7共8个状态，故构成八进制计数器。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 山东省（春季高考）考纲百套卷 第26卷 时序逻辑电路——寄存器与计数器 单元过关卷《电子技术基础与技能》机电技术类 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 从示波器观察到时序电路的输出波形无变化，可能的故障是（ ） A. 时钟信号中断 B. 输入信号正常 C. 触发器正常 D. 电源正常 2. 时序逻辑电路可以由_______组成。（ ） A. 门电路 B. 触发器或门电路 C. 触发器或触发器和门电路 D. 以上都不正确 3. 如图所示电路为某寄存器的一位，该寄存器为（ ） A. 单拍接收数码寄存器 B. 双拍接收数码寄存器 C. 单向移位寄存器 D. 双向移位寄存器 4. 时序逻辑电路是（ ） A. 静态电路 B. 动态电路 C. 放大电路 D. 整流电路 5. 输出不仅与当时的输入信号有关，且还与电路原来的状态有关的逻辑电路，属于 （ ） A. 组合逻辑电路 B. 时序逻辑电路 C. 加法电路 D. 显示电路 6. 分析时序电路时，驱动方程是指（ ） A. 触发器输出与输入的关系 B. 触发器输入与电路输入的关系 C. 电路输出与输入的关系 D. 电源与地的关系 7. 74LS160集成电路构成的计数器如图所示，该计数器为______进制。（ ） A. 四 B. 五 C. 六 D. 七 8. 74LS194 的清零端为低电平时，寄存器的状态为（ ）​ A. 保持原有数据 B. 并行输入数据 C. 全部置 0 D. 执行移位操作 9. 74194中的数据右移是指（ ） A. DR数据移到原Q3的位置，数据从高位向低位移动 B. DR数据移到原Q0的位置，数据从低位向高位移动 C. DL数据移到原Q0的位置，数据从高位向低位移动 D. DL数据移到原Q3的位置，数据从低位向高位移动 10. 如图所示计数器电路，74LS161为模16集成计数器，为同步置数端，则该电路实现的进制是（ ） A. 五进制 B. 六进制 C. 七进制 D. 八进制 11. 当集成移位寄存器74194左移时，需寄存的数据应接在（ ） A. A B. D C. DR D. 12. 74LS163 的清零端为低电平时，计数器的清零操作需要满足什么条件？（ ）​ A. 无需时钟信号，立即清零 B. 需等待时钟上升沿触发 C. 需等待时钟下降沿触发 D. 需同时输入置数信号 13. 一个四位8421BCD码十进制加法计数器，若初始状态为0011，则输入第7个CP脉冲后，计数器状态为（ ） A. 0011 B. 1111 C. 1100 D. 0000 14. 如图所示为74LS161构成的时序逻辑电路，则该电路图实现的是______进制计数器。（ ） A. 五 B. 六 C. 十六 D. 十 15. n个触发器可以构成最大计数长度（进制数）为______的计数器。（ ） A. B. C. D. 16. 74LS160（同步十进制加法计数器）的异步清零端（CR̅）为低电平时，清零需满足的条件是（ ） A. 立即清零，无需时钟 B. 等待时钟上升沿触发 C. 等待时钟下降沿触发 D. 使能端为低电平 17. 电路如图所示，74LS191是具有异步置数逻辑功能的加减计数器，已知电路的当前状态为1100，则在时钟作用下，电路的下一状态为（ ） A. 1100 B. 1011 C. 1101 D. 0000 18. 下列关于可逆计数器的说法，错误的是（ ）​ A. 可同时实现加法和减法计数 B. 74LS191 是同步二进制可逆计数器 C. 74LS163 也可实现可逆计数 D. 通常通过控制端选择加法或减法模式 19. 在数字系统中，需要暂时保存 4 位二进制数据时，通常选用（ ） A. 4 位寄存器 B. 4 位计数器 C. 4 位译码器 D. 4 位加法器 20. 异步清零计数器的清零信号生效（ ） A. 无需时钟触发 B. 需时钟上升沿触发 C. 需时钟下降沿触发 D. 需时钟高电平触发 二、判断题（本大题共10小题，每题2分，共20分） 21. 单拍接收式数码寄存器是由T触发器构成的，存入数据时无须清零。（ ） 22. 数码寄存器的工作方式是并入、并出。（ ） 23. 移位寄存器存放的数码只能串行输入，但可以串行输出，也可以并行输出。（ ） 24. 移位寄存器只能串行输出。（ ） 25. 表示一位十进制数至少需要两位二进制数。（ ） 26. 每输入一个时钟脉冲，同步计数器中只有一个触发器翻转。（ ） 27. 在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。（ ） 28. 同步加法计数器的特点是各个触发器的翻转是同步的。（ ） 29. 由四个触发器构成的十进制加法计数器可以对十进制数码“0~15”进行计数。（ ） 30. 用同步清零端构成M进制计数器时，不需要借助过渡状态就可以实现反馈清零。（ ） 三、简答题（本大题共3小题，每题4分，共12分） 31. 简述寄存器的含义及其分类。 32. 利用同步计数器构成数字时钟中分的计数,要几个触发器？ 33. 某控制装置需要暂存4位并行数据，并对输入脉冲进行累计计数。现分别采用数码寄存器和二进制计数器实现。简述二者的主要功能、输入输出特点及触发器在时钟作用下的状态变化特点；若要求各级触发器在同一时钟沿同步改变状态，应选用哪类计数器，并说明理由。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 试用 74LS16采用反馈置数法组成 8 进制计数器，画出逻辑电路图。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $