第24卷 触发器基础——概念、符号与触发方式 山东省（春季高考）《电子技术基础》（劳保版·第6版） 单元过关卷

山东省（春季高考）考纲百套卷 第24卷 触发器基础——概念、符号与触发方式 单元过关卷《电子技术基础与技能》机电技术类 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 触发器同步输入端的作用是（ ） A. 清零 B. 置1 C. 接收同步信号 D. 实现同步操作 【答案】D 【解析】触发器同步输入端用于实现同步操作，D选项正确。 2. 触发器是一种（ ） A. 具有两个稳定状态的双稳态电路 B. 只有一个稳定状态的单稳态电路 C. 没有稳定状态的组合逻辑电路 D. 具有多个稳定状态的模拟放大电路 【答案】A 【解析】触发器具有两个稳定状态，能够在输入信号或时钟信号作用下实现状态翻转，并可保持原有状态。 3. 触发器只在时钟脉冲的有效边沿到来时改变输出状态，这种触发方式称为（ ） A. 上升沿触发方式 B. 下降沿触发方式 C. 电平触发方式 D. 边沿触发方式 【答案】D 【解析】边沿触发方式要求触发器在时钟脉冲的上升沿或下降沿瞬间响应，其他时刻通常不改变输出状态。电平触发方式则是在有效电平持续期间响应。 4. 对于高电平有效的基本RS触发器，当置位端S为1、复位端R为0时，输出端Q应为（ ） A. 保持原有逻辑状态 B. 变为低电平逻辑状态 C. 变为高电平逻辑状态 D. 进入不确定逻辑状态 【答案】C 【解析】高电平有效的RS触发器中，置位端S为1且复位端R为0时，置位条件有效，输出端Q变为高电平逻辑状态。 5. 已知触发器的波形图如下，所以这是一个______触发器。（ ） A. 基本RS触发器 B. 同步RS触发器 C. 下降沿RS触发器 D. 主从RS触发器 【答案】C 【解析】从图中可以看到波形每次都在CP的下降沿时刻触发产生翻转，所以这是下降沿RS触发器的波形图。 6. 一个触发器可记录一位二进制代码，它有______个稳态。（ ） A. 1 B. 2 C. 3 D. 4 【答案】B 【解析】触发器是一种具有记忆功能的基本时序逻辑单元，能够稳定地保持两种状态，分别对应二进制的0和1。因此，一个触发器有2个稳态，选B。 7. D触发器在时钟脉冲有效边沿到来后，输出端Q通常变为（ ） A. 与时钟端保持相同的逻辑状态 B. 与输入端D相同的逻辑状态 C. 与输入端D相反的逻辑状态 D. 保持有效边沿到来前的状态 【答案】B 【解析】D触发器在时钟脉冲有效边沿到来时采样输入端D，并将采样结果传送到输出端Q，因此Q变为与D相同的逻辑状态。 8. 触发器有空翻的触发方式有（ ） A. 同步式触发 B. 上升沿触发 C. 下降沿触发 D. 主从触发 【答案】A 【解析】在同步式触发中，在期间，如果输入信号变化了多次，输出会随着输入的变化而变化，因此无法保证一个CP周期内触发器只动作一次。这种空翻现象可用边沿触发和主从触发来解决。 9. 为避免空翻现象可以选用（ ） A. 主从JK触发器 B. 基本RS触发器 C. 同步RS触发器 D. 以上都可以 【答案】A 【解析】主从触发器和边沿触发器，可以避免空翻。 10. 下图中触发器的时钟触发方式为（ ）。 A. 上升沿触发 B. 下降沿触发 C. 高电平触发 D. 低电平触发 【答案】C 【解析】根据触发器逻辑符号判断时钟触发方式：若CP端没有表示边沿触发的三角形标志，而以高电平作为有效控制电平，则属于高电平触发。因此选C。 11. 下列触发器中，克服了空翻现象的是（ ） A. 基本RS触发器 B. 同步RS触发器 C. 边沿触发器 D. 以上触发器都可以 【答案】C 【解析】边沿触发器和主从触发器等都可以克服空翻现象产生。 12. 边沿触发方式的触发器与电平触发方式相比，最主要的优点是（ ） A. 速度快 B. 抗干扰能力强 C. 电路简单 D. 功耗低 【答案】B 【解析】电平触发方式在整个有效电平期间都可能响应输入变化，输入端的干扰容易引起触发器状态误变化。边沿触发方式只在时钟信号的上升沿或下降沿瞬间进行状态转换，缩短了对输入信号的敏感时间，因此抗干扰能力更强，选B。 13. 下列触发器中，抗干扰能力最强的是（ ） A. 同步D触发器 B. 主从JK触发器 C. 同步RS触发器 D. 边沿D触发器 【答案】D 【解析】边沿D触发器只在时钟的有效边沿瞬间采样输入并改变状态，在其余时间不响应输入变化，因此输入信号在非触发瞬间产生的干扰不易影响输出。与同步C、主从JK和同步RS触发器相比，边沿D触发器的抗干扰能力通常最强，选C。 14. 时钟触发器在时钟脉冲到来时翻转，脉冲消失后，其输出状态（ ） A. 恢复原状态 B. 不确定 C. 随输入状态变化而变化 D. 保持现状态 【答案】D 【解析】触发器在时钟脉冲的有效作用下完成状态转换。时钟脉冲消失后，触发器进入保持状态，只要没有新的有效触发或异步控制信号，其输出状态就不会改变，因此选B。 15. 下图所示触发器逻辑符号中，同时包含复位端（D）和时钟脉冲（CP），其复位端有效电平及触发器触发方式正确的是（ ） A. 复位端高电平有效，上升沿触发 B. 复位端低电平有效，上升沿触发 C. 复位端高电平有效，下降沿触发 D. 复位端低电平有效，下降沿触发 【答案】B 【解析】逻辑符号中，复位端带小圆圈表示低电平有效；CP端的三角形表示边沿触发，若未带小圆圈则表示上升沿触发。因此该触发器的复位端低电平有效、时钟采用上升沿触发，选B。 16. 下列触发方式中，不能有效防止空翻的是（ ） A. 同步触发 B. 主从触发 C. 上升沿触发 D. 下降沿触发 【答案】A 【解析】主从触发和边沿触发的特点就是防止空翻，所以只有同步触发方式不能防止空翻。 17. 主从触发器在时钟信号高电平期间______打开，时钟信号下降沿瞬间______打开。（ ） A. 从触发器、主触发器 B. 主触发器、从触发器 C. 主、从触发器都打开 D. 主、从触发器都关闭 【答案】B 【解析】主从触发器在时钟高电平期间主触发器打开，时钟信号下降沿时刻从触发器打开。 18. 若要使主从D触发器的输出状态由0变为1，则应使（ ） A. CP由1变为0时，D=1 B. CP由0变为1时，D=0 C. CP由0变为1时，D=1 D. CP由1变为0时，D=0 【答案】C 【解析】主从D触发器在CP上升沿时，根据D端状态改变输出。当D=1时，输出状态由0变为1。C选项正确。 19. 对于主从型D触发器，在CP=1时，下列说法正确的是（ ） A. 主触发器封锁，从触发器打开 B. 主触发器打开，从触发器封锁 C. 主触发器和从触发器都打开 D. 主触发器和从触发器都封锁 【答案】B 【解析】主从型D触发器在CP=1时，主触发器打开，从触发器封锁，B选项正确。 20. 主从JK触发器相比主从RS触发器而言，优点是（ ） A. 边沿触发 B. 防止空翻 C. 输入端直接控制 D. 对输入端状态无限制 【答案】D 【解析】主从RS触发器在S=R=1时存在不允许状态，而主从JK触发器将这一组合规定为翻转状态，因此不存在RS触发器的输入禁态，输入组合使用不受这一限制。主从JK触发器的主要优点是输入端状态无限制，选C。 二、判断题（本大题共10小题，每题2分，共20分） 21. 触发器属于最简单的时序逻辑电路。（ ） 【答案】正确 【解析】触发器是时序逻辑电路的基础。 22. 从触发器工作性质可看出触发器是一个双稳态电路。（ ） 【答案】正确 【解析】触发器具有两个能够长期稳定保持的状态，分别表示二进制的0和1；在外部输入或时钟信号作用下，可以由一个稳态转换到另一个稳态。因此触发器属于双稳态电路，判断为正确。 23. 触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。（ ） 【答案】错误 【解析】触发器是具有记忆功能，即输出状态不仅取决于当时的输入状态，还和电路原状态有关。 24. 触发器属于组合逻辑电路系列，即没有记忆功能。（ ） 【答案】错误 【解析】触发器具有记忆功能，能够保存一个二进制状态，属于时序逻辑电路，而不是输出仅由当前输入决定的组合逻辑电路。因此题干说法错误，判断为错误。 25. 触发器的特点是具有两个稳态和在输入信号作用下两个稳态可相互转换。（ ） 【答案】正确 【解析】触发器具有两个稳定状态，通常分别表示二进制0和1。在输入信号、时钟信号或异步控制信号的作用下，触发器可以在两个稳态之间相互转换。因此题干表述正确，判断为正确。 26. 在触发器逻辑符号中，CP端有小圆圈为下降沿触发。（ ） 【答案】错误 【解析】CP端的小圆圈表示该端为低电平有效或反相输入，并不能单独表示下降沿触发。下降沿触发通常需要在CP端同时出现边沿触发三角形和反相小圆圈。因此题干将小圆圈直接解释为下降沿触发是错误的，判断为错误。 27. 同步触发器存在空翻的现象，而边沿触发器和主从触发器克服了空翻问题。（ ） 【答案】正确 【解析】边沿触发器和主从触发器都克服了空翻问题。 28. 主从RS触发器能够有效防止空翻现象的产生。（ ） 【答案】正确 【解析】主从RS触发器由主触发器和从触发器组成，两个部分在时钟的不同相位工作，使输入信号不能在同一有效期间连续传递并反复改变输出状态，从而能够有效防止同步RS触发器的空翻现象。因此判断为正确。 29. D触发器可以克服空翻。（ ） 【答案】错误 【解析】空翻是指在电平触发期间，输出状态发生多次翻转，空翻现象与触发方式有关，而与触发器的种类无关。 30. 要改变触发器的状态，必须有CP脉冲的配合。（ ） 【答案】错误 【解析】对于带异步置位端或异步复位端的触发器，即使没有CP脉冲，异步控制信号也可以直接改变触发器状态。此外，具体触发器的状态改变还可能由有效时钟边沿或电平引起。因此改变触发器状态不一定必须有CP脉冲配合，题干错误，判断为错误。 三、简答题（本大题共3小题，每题4分，共12分） 31. 什么是时钟触发器？引入时钟信号的主要目的是什么？ 【答案】时钟触发器是在基本 RS 触发器基础上增加时钟控制端（CP）的触发器，其状态转换仅在时钟信号有效时才根据输入信号进行，时钟信号无效时状态保持不变。引入时钟信号的主要目的是实现时序逻辑电路的同步工作，使多个触发器能在统一的时钟节拍下协调状态转换，避免各触发器因输入信号变化不同步导致的逻辑混乱。 【解析】时钟触发器是在时钟信号控制下工作的触发器，只有在规定的有效时钟电平或有效时钟边沿到来时，才按照输入信号进行状态转换；在时钟无效期间，输出状态保持不变。引入时钟信号的主要目的是使触发器及其他时序逻辑单元按照统一的时间基准进行同步操作，协调各级电路的状态转换，减少因输入变化不同步而产生的误动作和逻辑混乱。题中答案表述正确。 32. 解释在数字电路中，为什么需要使用触发器来存储二进制信息，并描述不同类型的触发器如何实现这一功能。 【答案】在数字电路中，触发器被用来存储二进制信息，因为它们能够在其输出端保持一个稳定的状态，直到接收到新的输入信号。不同类型的触发器，如SR触发器、D触发器和JK触发器，通过不同的逻辑配置来实现这一功能。SR触发器通过设置（S）和复位（R）输入来改变其状态，D触发器根据时钟信号和D输入的当前状态来更新其输出，而JK触发器则使用J和K输入来控制其状态变化，允许更复杂的时序控制。 【解析】触发器具有两个稳定状态，能够在输入信号撤除后保持原有状态，因此可以存储1位二进制信息。SR触发器利用S端进行置位、R端进行复位，但要注意特定输入组合可能属于禁态；D触发器在有效时钟作用下采样D端信息并传送到输出，适合实现数据存储和延迟；JK触发器利用J、K输入分别实现置位、复位，并在J=K=1时翻转，克服了RS触发器的输入禁态问题。不同类型触发器虽然输入控制方式不同，但都是通过保持两个稳定状态来实现二进制信息存储。题中答案表述正确。 33. 什么是同步触发器的空翻现象？造成空翻的原因是什么？ 【答案】答：在CP=1期间，由于输入信号变化而引起的触发器翻转的现象，称为触发器的空翻现象。由于在CP=1期间，同步触发器的触发引导门都是开放的，触发器都可以接收输入信号而翻转，所以在CP=1期间，如果输入信号发生多次变化，触发器的状态也会发生相应的改变形成空翻。 【解析】同步电平触发器在CP=1的整个有效电平期间都处于允许输入信号作用的状态。如果在这段时间内输入信号发生变化，触发器可能随输入多次改变状态，而不是只改变一次，这种在一个时钟有效期间发生多次状态转换的现象称为空翻。其原因是CP有效期间触发引导门持续开放，输入变化可以多次传递到触发器内部并引起反复翻转。采用主从结构或边沿触发结构可以有效避免或减小空翻。题中答案表述正确。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 什么是触发器？它与门电路相比，核心区别是什么？ 【答案】触发器是一种具有记忆功能的基本数字逻辑单元，能存储 1 位二进制信息（0 或 1），在输入信号消失后仍能保持存储的状态。与门电路相比，核心区别在于门电路是组合逻辑电路，输出仅由当前输入决定，无记忆功能；而触发器是时序逻辑电路，输出不仅与当前输入有关，还与之前的状态（历史输入）相关，具备记忆能力。 【解析】触发器是具有记忆功能的基本时序逻辑单元，具有两个稳定状态，能够存储1位二进制信息。在输入或时钟信号作用下，触发器可以改变状态，并在控制信号撤除后保持新的状态。门电路属于组合逻辑电路，其输出只由当前输入决定，通常不具有记忆功能；触发器属于时序逻辑电路，其输出不仅取决于当前输入，还取决于原有状态或历史输入，因而具有记忆能力。题中答案表述正确。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 山东省（春季高考）考纲百套卷 第24卷 触发器基础——概念、符号与触发方式 单元过关卷《电子技术基础与技能》机电技术类 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 触发器同步输入端的作用是（ ） A. 清零 B. 置1 C. 接收同步信号 D. 实现同步操作 2. 触发器是一种（ ） A. 具有两个稳定状态的双稳态电路 B. 只有一个稳定状态的单稳态电路 C. 没有稳定状态的组合逻辑电路 D. 具有多个稳定状态的模拟放大电路 3. 触发器只在时钟脉冲的有效边沿到来时改变输出状态，这种触发方式称为（ ） A. 上升沿触发方式 B. 下降沿触发方式 C. 电平触发方式 D. 边沿触发方式 4. 对于高电平有效的基本RS触发器，当置位端S为1、复位端R为0时，输出端Q应为（ ） A. 保持原有逻辑状态 B. 变为低电平逻辑状态 C. 变为高电平逻辑状态 D. 进入不确定逻辑状态 5. 已知触发器的波形图如下，所以这是一个______触发器。（ ） A. 基本RS触发器 B. 同步RS触发器 C. 下降沿RS触发器 D. 主从RS触发器 6. 一个触发器可记录一位二进制代码，它有______个稳态。（ ） A. 1 B. 2 C. 3 D. 4 7. D触发器在时钟脉冲有效边沿到来后，输出端Q通常变为（ ） A. 与时钟端保持相同的逻辑状态 B. 与输入端D相同的逻辑状态 C. 与输入端D相反的逻辑状态 D. 保持有效边沿到来前的状态 8. 触发器有空翻的触发方式有（ ） A. 同步式触发 B. 上升沿触发 C. 下降沿触发 D. 主从触发 9. 为避免空翻现象可以选用（ ） A. 主从JK触发器 B. 基本RS触发器 C. 同步RS触发器 D. 以上都可以 10. 下图中触发器的时钟触发方式为（ ）。 A. 上升沿触发 B. 下降沿触发 C. 高电平触发 D. 低电平触发 11. 下列触发器中，克服了空翻现象的是（ ） A. 基本RS触发器 B. 同步RS触发器 C. 边沿触发器 D. 以上触发器都可以 12. 边沿触发方式的触发器与电平触发方式相比，最主要的优点是（ ） A. 速度快 B. 抗干扰能力强 C. 电路简单 D. 功耗低 13. 下列触发器中，抗干扰能力最强的是（ ） A. 同步D触发器 B. 主从JK触发器 C. 同步RS触发器 D. 边沿D触发器 14. 时钟触发器在时钟脉冲到来时翻转，脉冲消失后，其输出状态（ ） A. 恢复原状态 B. 不确定 C. 随输入状态变化而变化 D. 保持现状态 15. 下图所示触发器逻辑符号中，同时包含复位端（D）和时钟脉冲（CP），其复位端有效电平及触发器触发方式正确的是（ ） A. 复位端高电平有效，上升沿触发 B. 复位端低电平有效，上升沿触发 C. 复位端高电平有效，下降沿触发 D. 复位端低电平有效，下降沿触发 16. 下列触发方式中，不能有效防止空翻的是（ ） A. 同步触发 B. 主从触发 C. 上升沿触发 D. 下降沿触发 17. 主从触发器在时钟信号高电平期间______打开，时钟信号下降沿瞬间______打开。（ ） A. 从触发器、主触发器 B. 主触发器、从触发器 C. 主、从触发器都打开 D. 主、从触发器都关闭 18. 若要使主从D触发器的输出状态由0变为1，则应使（ ） A. CP由1变为0时，D=1 B. CP由0变为1时，D=0 C. CP由0变为1时，D=1 D. CP由1变为0时，D=0 19. 对于主从型D触发器，在CP=1时，下列说法正确的是（ ） A. 主触发器封锁，从触发器打开 B. 主触发器打开，从触发器封锁 C. 主触发器和从触发器都打开 D. 主触发器和从触发器都封锁 20. 主从JK触发器相比主从RS触发器而言，优点是（ ） A. 边沿触发 B. 防止空翻 C. 输入端直接控制 D. 对输入端状态无限制 二、判断题（本大题共10小题，每题2分，共20分） 21. 触发器属于最简单的时序逻辑电路。（ ） 22. 从触发器工作性质可看出触发器是一个双稳态电路。（ ） 23. 触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。（ ） 24. 触发器属于组合逻辑电路系列，即没有记忆功能。（ ） 25. 触发器的特点是具有两个稳态和在输入信号作用下两个稳态可相互转换。（ ） 26. 在触发器逻辑符号中，CP端有小圆圈为下降沿触发。（ ） 27. 同步触发器存在空翻的现象，而边沿触发器和主从触发器克服了空翻问题。（ ） 28. 主从RS触发器能够有效防止空翻现象的产生。（ ） 29. D触发器可以克服空翻。（ ） 30. 要改变触发器的状态，必须有CP脉冲的配合。（ ） 三、简答题（本大题共3小题，每题4分，共12分） 31. 什么是时钟触发器？引入时钟信号的主要目的是什么？ 32. 解释在数字电路中，为什么需要使用触发器来存储二进制信息，并描述不同类型的触发器如何实现这一功能。 33. 什么是同步触发器的空翻现象？造成空翻的原因是什么？ 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 什么是触发器？它与门电路相比，核心区别是什么？ 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $