第18卷 寄存器和计数器的应用 湖北省（技能高考）《电子技术基础与技能》（高教版·第3版） 单元过关卷

湖北省（技能高考）电气电子类 《电子技术基础与技能》（高教版·第3版） 寄存器和计数器的应用 单元过关卷 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 时序逻辑电路与时钟信号的关系是什么（ ） A. 时序逻辑电路不需要时钟信号 B. 时序逻辑电路的输出与时钟信号无关 C. 时序逻辑电路的状态更新与时钟信号同步 D. 时钟信号只是用来触发电路的初始状态 【答案】C 【解析】时序逻辑电路的状态更新通常与时钟信号同步。在每个时钟脉冲的上升沿或下降沿，触发器会更新其状态，并可能导致电路输出的变化。 2. 74LS194寄存器，当=0，寄存器实现什么功能？（ ） A. 右移操作 B. 左移操作 C. 并行置数 D. 异步清零 【答案】D 【解析】为清零端，低电平清零有效。 3. 如图所示是一个串入并出的移位寄存器，设D触发器的初态为0，串行端输入数据是1101（低位在前，高位在后），当经过3个CP脉冲后，输出端、、、的状态是（ ） A. 1011 B. 0101 C. 1110 D. 1000 【答案】B 4. 移位寄存器的功能（ ） A. 移位寄存器只能实现数据的寄存功能 B. 移位寄存器只能实现数据的移位功能 C. 移位寄存器既具有数据的寄存功能，又具有移位功能 D. 移位寄存器和计数器具有一样的功能 【答案】C 【解析】移位寄存器既具有数据的寄存功能，又具有移位功能。 5. 在使用74162时，如何改变其计数方向（ ） A. 通过改变输入脉冲的频率 B. 通过改变时钟信号的相位 C. 通过改变计数使能端的电平 D. 通过改变计数控制端的电平 【答案】D 【解析】74162是一个可编程计数器，通过改变计数控制端的电平，可以实现计数方向的改变。 6. 在数字系统中，将串行输入的数据转换为并行输出，通常采用（ ） A. 串入串出移位寄存器 B. 串入并出移位寄存器 C. 并入串出移位寄存器 D. 并入并出移位寄存器 【答案】B 【解析】串入并出移位寄存器先将串行数据逐位移入，再从多个输出端同时取出，能够实现串行数据到并行数据的转换。其他类型的移位寄存器输入、输出方式与题设要求不符。 7. 如图所示的电路中，当“0”，“1”时，C脉冲来到后D触发器（ ） A. 具有计数功能 B. 置“1” C. 置“0” D. 保持功能 【答案】A 8. 74162计数器的计数范围是多少（ ） A. 0到15 B. 0到9 C. 0到255 D. 0到65535 【答案】A 【解析】74162计数器是一个可编程计数器，通过编程可以设置为2位、3位或4位计数器。作为4位计数器时，其计数范围是0到15。 9. 一个 3 位二进制计数器，最大计数状态是（ ） A. 7 B. 8 C. 9 D. 10 【答案】A 【解析】3 位二进制计数器能表示的最大数是 2³ - 1 = 7 。选择 A 选项。 10. 如图9-25所示，74LS161是十六进制集成计数器，是异步清零端，是同步并行置数端，C、C是计数控制端。若CP脉冲的频率为1Hz，则该电路的功能为（ ） A. 六进制计数器；二极管亮3s暗3s B. 七进制计数器；二极管亮3s暗4s C. 六进制计数器；二极管亮2s暗4s D. 七进制计数器；二极管亮4s暗3s 【答案】D 11. 下列电路中，需同时使用触发器和计数器的是（ ） A. 二分频电路 B. 10 进制计数显示电路 C. 单稳态延时电路 D. 4 位数据存储电路 【答案】B 【解析】二分频电路通常由触发器构成，不需要单独使用计数器；10进制计数显示电路需要计数器对输入脉冲进行十进制计数，并配合显示译码电路显示计数结果，计数器本身由触发器等组成，因此需同时使用触发器和计数器。单稳态延时电路主要由触发器构成，4位数据存储电路主要由寄存器或触发器构成，所以选B。 12. 有八个触发器的二进制计数器，它们最多有______个计数状态。（ ） A. 8 B. 16 C. 64 D. 256 【答案】D 【解析】有8个触发器的二进制计数器，最多有个计数状态。 13. 在使用 74LS160 实现十进制加法计数时，若要扩展为 12 进制计数，应采用的方法是（ ）​ A. 同步清零（计数值到 11 时清零） B. 异步清零（计数值到 11 时清零） C. 同步置数（计数值到 11 时置数为 0） D. 异步置数（计数值到 11 时置数为 0） 【答案】C 【解析】74LS160具有同步置数功能，低电平有效。要实现12进制计数，应使计数器循环计数0～11；当计数值为11时，通过组合逻辑使同步置数端有效，并在下一个时钟上升沿将预置数据0装入计数器，从而回到0继续计数。因此应采用同步置数，选C。 14. 74LS161是常用的十六进制集成计数器，是异步清零端，是同步并行置数端，CTP、CTT是计数控制端，CO是串行进位输出端，其功能表如图表所示，则图所示电路是（ ） A. 七进制计数器 B. 八进制计数器 C. 九进制计数器 D. 十进制计数器 【答案】B 15. 集成计数器的使能端为低电平时，计数器处于______状态。（ ） A. 计数 B. 保持 C. 清零 D. 置数 【答案】B 【解析】集成计数器的使能端用于控制计数功能。使能端为低电平时，计数器不进行计数，原有状态保持不变，因此处于保持状态，选B。 16. 用触发器设计一个24进制的计数器，至少需要______个触发器。（ ） A. 3 B. 4 C. 5 D. 6 【答案】C 【解析】N个触发器最多可以表示2N种状态。要构成24进制计数器，必须满足2N≥24。由于24=16<24，而25=32≥24，所以至少需要5个触发器，选C。 17. 如图所示，该逻辑电路是（ ） A. 异步三位二进制减法计数器 B. 同步三位二进制减法计数器 C. 异步三位二进制加法计数器 D. 同步三位二进制加法计数器 【答案】A 【解析】3个触发器的触发信号不同步，通过分析可得为减法计数器。 18. 构成计数器的基本单元是（ ） A. 计数器 B. 与非门 C. 或非门 D. 触发器 【答案】D 【解析】计数器需要保存当前计数状态，并在时钟脉冲作用下按一定规律改变状态。触发器具有存储一位二进制信息的功能，是构成计数器的基本存储单元，因此选D。 19. 至少______74197（集成4位二进制计数器）可以构成的计数。（ ） A. 12片 B. 11片 C. 3片 D. 2片 【答案】C 【解析】每片74197为4位二进制计数器，具有24=16种状态。两片最多构成162=256种状态，小于1212；三片最多构成163=4096种状态，能够满足M=1212的计数要求。因此至少需要3片，选C。实际构成1212进制计数器时，还需通过译码反馈等方法截取所需计数长度。 20. 74LS161 的同步置数端（LD̅）为低电平时，计数器将（ ） A. 立即清零 B. 立即置数 C. 时钟触发后清零 D. 时钟触发后置数 【答案】D 【解析】74LS161的同步置数端LD̅为低电平有效。当LD̅为低电平时，计数器不会立即改变输出，而是在有效时钟沿到来时，将并行数据输入端的数据装入计数器。因此选D，即时钟触发后置数。 二、判断题（本大题共10小题，每题2分，共20分） 21. 触发器属于最简单的时序逻辑电路。（ ） 【答案】正确 【解析】触发器是时序逻辑电路的基础。 22. 单拍接收式数码寄存器是由T触发器构成的，存入数据时无须清零。（ ） 【答案】错误 【解析】该说法错误。单拍接收式数码寄存器通常采用D触发器构成，而不是T触发器。D触发器在时钟作用下可直接接收并存储输入数据，装入一组完整数据时通常不必先清零；但这并不能说明其由T触发器构成。因此该判断题应判为错误。 23. 计数器、寄存器通常由门电路构成。（ ） 【答案】错误 【解析】该说法错误。计数器和寄存器都属于时序逻辑电路，核心存储单元是触发器；同时还可根据功能需要使用与门、或门、非门等组合逻辑门电路。因此不能说它们通常仅由门电路构成。 24. 数码寄存器存放的数码可以并行输入也可以串行输入（ ）。 【答案】错误 【解析】数码寄存器采用并行输入方式。 25. 双拍接收式寄存器工作时先清零，当接收脉冲到来后再完成接收寄存工作。（ ） 【答案】正确 【解析】双拍接收式寄存器一般是指需要两个节拍来完成数据接收和寄存操作的寄存器。其工作过程一般如下： 清零阶段：在开始接收数据之前，通常会先进行清零操作，即将寄存器中的各个触发器的输出状态都设置为初始的 0 状态，为后续准确接收数据做好准备，确保没有之前残留的数据干扰。 接收阶段：当接收脉冲到来时，寄存器根据输入的数据信号，将数据存入相应的触发器中，从而完成接收寄存工作，使寄存器保存新输入的数据。 26. 移位寄存器不仅可以寄存数码，而且可以实现数据的串、并行转换和处理。（ ） 【答案】错误 【解析】移位寄存器主要用于数码存储及串、并行转换，不能直接完成数据处理，因此题干表述错误。 27. 移位寄存器每输入一个时钟脉冲，电路中只有一个触发器翻转。（ ） 【答案】错误 【解析】该说法错误。移位寄存器在一个时钟脉冲作用下，各级触发器按照规定方向传递数据，多个触发器的状态可能同时发生变化，并不是只有一个触发器翻转。只有在特定数据和状态条件下，才可能恰好只有一个触发器状态改变。 28. 计数器就是具有计数功能的时序逻辑电路。（ ） 【答案】正确 【解析】计数器需要具有记忆功能，所以计数器实际就是能计数的时序逻辑电路。 29. 由N个触发器构成的计数器，其最大的计数范围是。（ ） 【答案】正确 【解析】每个触发器有0、1两种状态，N个触发器最多组成种状态，因此最大计数范围应为，题干说法错误。 30. 由5个触发器构成的计数器对多可以统计（32）10。（ ） 【答案】错误 【解析】由5个触发器构成的计数器对多可以统计到个数，也就是从0~31。 三、简答题（本大题共3小题，每题4分，共12分） 31. 什么是时序逻辑电路？它与组合逻辑电路的核心区别是什么？ 【答案】时序逻辑电路是一种输出不仅取决于当前输入信号，还与电路之前的状态（即历史输入情况）相关的数字逻辑电路，具备记忆过去输入信号的能力。与组合逻辑电路的核心区别在于：组合逻辑电路无记忆功能，输出仅由当前输入唯一确定，电路状态不随时间变化；而时序逻辑电路包含记忆单元（如触发器），输出由当前输入和电路原有状态共同决定，电路状态会随输入信号和时间的变化而更新。 【解析】时序逻辑电路是输出不仅取决于当前输入，还取决于电路原有状态或输入历史的数字逻辑电路，通常包含触发器等存储单元。组合逻辑电路没有记忆功能，任一时刻的输出只由该时刻的输入决定；时序逻辑电路具有记忆功能，输出由当前输入和原有状态共同决定，并在时钟或输入信号作用下更新状态。寄存器和计数器都属于典型的时序逻辑电路。 32. 分析如下图所示的时序逻辑电路，列出状态表并指出电路是哪一种计数器。 【答案】三位二进制同步加法计数器，状态表如下： CP 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 33. 简述移位寄存器实现串行数据接收的基本过程及其主要应用。 【答案】（1）在时钟脉冲作用下，串行数据逐位送入寄存器输入端。 （2）每输入一个数据位，寄存器各位按规定方向移动一位。 （3）接收规定数量的数据位后，寄存器中形成完整的并行数据。 （4）可用于串行数据与并行数据之间的转换、数据延时和数据传输。 【解析】移位寄存器利用时钟脉冲控制数据逐位移入和移位，经过规定次数后可同时从各位输出，从而实现串并转换等功能。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 试分析如图的计数器在M=1和M=0时各为几进制。 【答案】当M=0时，状态从0010到1001，其为八进进制计数器。当M=1时，状态从0100到1001，其为六进制计数器。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 湖北省（技能高考）电气电子类 《电子技术基础与技能》（高教版·第3版） 寄存器和计数器的应用 单元过关卷 时间：60分钟 总分：100分 班级＿＿＿＿　姓名＿＿＿＿　学号＿＿＿＿　成绩＿＿＿＿ 一、单项选择题（本大题共20小题，每题3分，共60分） 1. 时序逻辑电路与时钟信号的关系是什么（ ） A. 时序逻辑电路不需要时钟信号 B. 时序逻辑电路的输出与时钟信号无关 C. 时序逻辑电路的状态更新与时钟信号同步 D. 时钟信号只是用来触发电路的初始状态 2. 74LS194寄存器，当=0，寄存器实现什么功能？（ ） A. 右移操作 B. 左移操作 C. 并行置数 D. 异步清零 3. 如图所示是一个串入并出的移位寄存器，设D触发器的初态为0，串行端输入数据是1101（低位在前，高位在后），当经过3个CP脉冲后，输出端、、、的状态是（ ） A. 1011 B. 0101 C. 1110 D. 1000 4. 移位寄存器的功能（ ） A. 移位寄存器只能实现数据的寄存功能 B. 移位寄存器只能实现数据的移位功能 C. 移位寄存器既具有数据的寄存功能，又具有移位功能 D. 移位寄存器和计数器具有一样的功能 5. 在使用74162时，如何改变其计数方向（ ） A. 通过改变输入脉冲的频率 B. 通过改变时钟信号的相位 C. 通过改变计数使能端的电平 D. 通过改变计数控制端的电平 6. 在数字系统中，将串行输入的数据转换为并行输出，通常采用（ ） A. 串入串出移位寄存器 B. 串入并出移位寄存器 C. 并入串出移位寄存器 D. 并入并出移位寄存器 7. 如图所示的电路中，当“0”，“1”时，C脉冲来到后D触发器（ ） A. 具有计数功能 B. 置“1” C. 置“0” D. 保持功能 8. 74162计数器的计数范围是多少（ ） A. 0到15 B. 0到9 C. 0到255 D. 0到65535 9. 一个 3 位二进制计数器，最大计数状态是（ ） A. 7 B. 8 C. 9 D. 10 10. 如图9-25所示，74LS161是十六进制集成计数器，是异步清零端，是同步并行置数端，C、C是计数控制端。若CP脉冲的频率为1Hz，则该电路的功能为（ ） A. 六进制计数器；二极管亮3s暗3s B. 七进制计数器；二极管亮3s暗4s C. 六进制计数器；二极管亮2s暗4s D. 七进制计数器；二极管亮4s暗3s 11. 下列电路中，需同时使用触发器和计数器的是（ ） A. 二分频电路 B. 10 进制计数显示电路 C. 单稳态延时电路 D. 4 位数据存储电路 12. 有八个触发器的二进制计数器，它们最多有______个计数状态。（ ） A. 8 B. 16 C. 64 D. 256 13. 在使用 74LS160 实现十进制加法计数时，若要扩展为 12 进制计数，应采用的方法是（ ）​ A. 同步清零（计数值到 11 时清零） B. 异步清零（计数值到 11 时清零） C. 同步置数（计数值到 11 时置数为 0） D. 异步置数（计数值到 11 时置数为 0） 14. 74LS161是常用的十六进制集成计数器，是异步清零端，是同步并行置数端，CTP、CTT是计数控制端，CO是串行进位输出端，其功能表如图表所示，则图所示电路是（ ） A. 七进制计数器 B. 八进制计数器 C. 九进制计数器 D. 十进制计数器 15. 集成计数器的使能端为低电平时，计数器处于______状态。（ ） A. 计数 B. 保持 C. 清零 D. 置数 16. 用触发器设计一个24进制的计数器，至少需要______个触发器。（ ） A. 3 B. 4 C. 5 D. 6 17. 如图所示，该逻辑电路是（ ） A. 异步三位二进制减法计数器 B. 同步三位二进制减法计数器 C. 异步三位二进制加法计数器 D. 同步三位二进制加法计数器 18. 构成计数器的基本单元是（ ） A. 计数器 B. 与非门 C. 或非门 D. 触发器 19. 至少______74197（集成4位二进制计数器）可以构成的计数。（ ） A. 12片 B. 11片 C. 3片 D. 2片 20. 74LS161 的同步置数端（LD̅）为低电平时，计数器将（ ） A. 立即清零 B. 立即置数 C. 时钟触发后清零 D. 时钟触发后置数 二、判断题（本大题共10小题，每题2分，共20分） 21. 触发器属于最简单的时序逻辑电路。（ ） 22. 单拍接收式数码寄存器是由T触发器构成的，存入数据时无须清零。（ ） 23. 计数器、寄存器通常由门电路构成。（ ） 24. 数码寄存器存放的数码可以并行输入也可以串行输入（ ）。 25. 双拍接收式寄存器工作时先清零，当接收脉冲到来后再完成接收寄存工作。（ ） 26. 移位寄存器不仅可以寄存数码，而且可以实现数据的串、并行转换和处理。（ ） 27. 移位寄存器每输入一个时钟脉冲，电路中只有一个触发器翻转。（ ） 28. 计数器就是具有计数功能的时序逻辑电路。（ ） 29. 由N个触发器构成的计数器，其最大的计数范围是。（ ） 30. 由5个触发器构成的计数器对多可以统计（32）10。（ ） 三、简答题（本大题共3小题，每题4分，共12分） 31. 什么是时序逻辑电路？它与组合逻辑电路的核心区别是什么？ 32. 分析如下图所示的时序逻辑电路，列出状态表并指出电路是哪一种计数器。 33. 简述移位寄存器实现串行数据接收的基本过程及其主要应用。 四、综合应用题（本大题共1小题，每题8分，共8分） 34. 试分析如图的计数器在M=1和M=0时各为几进制。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $