项目9 触发器及其应用电路的制作《电子技术基础与技能》（高教版·第3版）贵州省（高职院校分类考试）机械类 单元过关卷

贵州省（高职院校分类考试）机械类 《电子技术基础与技能》单元过关卷 考试时间：90分钟 满分：100分 班级：             姓名：             学号：             成绩：             一、单项选择题（本大题共20小题，每小题3分，共60分） 1．触发器是一种（ ） A．单稳态电路 B．无稳态电路 C．双稳态电路 D．三稳态电路 2．一个触发器可记录一位二进制代码，它有______个稳态。（ ） A．1 B．2 C．3 D．4 3．存储8位二进制信息要 个触发器（ ） A．2 B．3 C．4 D．8 4．由或非门组成的基本RS触发器的所谓“状态不定”是发生在R、S同时为（ ） A．， B．， C．， D．， 5．“与非”门组成的基本RS触发器；逻辑功能为保持原来状态的条件为（ ） A． =1 B．=0 =0 C． =0 D．=0 =1 6．同步RS触发器在时钟脉冲时，触发器的状态（ ） A．取决于输入信号R、S B．保持 C．置1 D．置0 7．在同步RS触发器中，当R=0，S=1时，其输出状态为（ ） A．Q=0，=1 B．Q=0，=0 C．Q=1，=1 D．Q=1，=0 8．JK触发器在J、K端同时输入高电平，则处于（ ） A．保持 B．置0 C．翻转 D．置1 9．时，边沿JK触发器的时钟输入频率为120Hz。Q输出为（ ） A．保持为高电平 B．保持为低电平 C．频率为60Hz波形 D．频率为240Hz波形 10．要使JK触发器的状态由0转为1，所加激励信号JK应为（ ） A．0× B．1× C．×1 D．×0 11．对于同步触发的D型触发器，要使输出为1，则输入信号D满足（ ） A．D=1 B．D=0 C．不确定 D．D=0或D=1 12．JK触发器在______时可以直接置1且不受CP信号的影响（ ） A．J=1，K=1 B．J=1，K=0 C．=0 D．=0 13．为避免空翻现象可以选用（ ） A．主从JK触发器 B．基本RS触发器 C．同步RS触发器 D．以上都可以 14．具有空翻现象的触发器是（ ） A．电平触发的RS触发器 B．边沿触发的JK触发器 C．主从结构的D触发器 D．维持阻塞结构的D触发器 15．在一个由 JK 触发器组成的计数器中，若要实现模 5 计数，需要______个 JK 触发器（ ） A．2 B．3 C．4 D．5 16．三位 8421BCD 码计数器至少需要______个 JK 触发器。（ ） A．6 B．5 C．7 D．8 17．6个触发器连接成的异步二进制计数器，最高位触发器输出信号的频率 F₀和触发时钟脉冲信号率 的关系为 （ ）。（ ） A． B． C． D． 18．将三角波变换为矩形波，需选用（ ） A．单稳态触发器 B．施密特触发器 C．RC微分电路 D．双稳态触发器 19．滞回性是______的基本特性。（ ） A．多谐振荡器 B．施密特触发器 C．T触发器 D．单稳态触发器 20．同步触发器在时钟脉冲高电平期间，输入信号变化会导致输出状态（ ） A．不变 B．变化 C．不确定 D．保持 二、判断题（每小题 2 分，共 20 分。请在括号内正确的打 “A”，错误的打 “B”） 21．触发器具有记忆功能，是一种最简单的时序逻辑电路。（ ） 22．触发器能够存储1位二值信号。（ ） 23．触发器具有记忆功能，是一种功能最简单的门电路。（ ） 24．74HC112集成触发器中的端表示清零端，低电平有效。（ ） 25．所谓的上升沿触发器是指触发器的输出状态变化是发生在CP=1期间。（ ） 26．同步RS触发器状态的改变是与时钟脉冲信号同步的。（ ） 27．由两个TTL或非门构成的基本RS触发器，当时，触发器的状态为不定。（ ） 28．时钟脉冲的主要作用是使触发器的输出状态稳定。（ ） 29．同步触发器存在空翻的现象，而边沿触发器和主从触发器克服了空翻问题。（ ） 30．对于JK发器，要求其输出状态从“0→1”，则输入端JK的取值为“1×”。（ ） 三、简答题（本大题共3小题，每小题4分，共12分） 31．什么是时钟触发器？引入时钟信号的主要目的是什么？ 32．什么是触发器？它与门电路相比，核心区别是什么？ 33．什么是同步触发器的空翻现象？造成空翻的原因是什么？ 四、综合题（本大题共1题，共8分） 34．如图所示电路中。试分析：（1）该触发电路能实现的逻辑功能；（2）若Q的初始状态为1，则在第一个触发脉冲的上升沿、下降沿时Q的状态。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $ 贵州省（高职院校分类考试）机械类 《电子技术基础与技能》单元过关卷 考试时间：90分钟 满分：100分 班级：             姓名：             学号：             成绩：             一、单项选择题（本大题共20小题，每小题3分，共60分） 1．触发器是一种（ ） A．单稳态电路 B．无稳态电路 C．双稳态电路 D．三稳态电路 【答案】C 2．一个触发器可记录一位二进制代码，它有______个稳态。（ ） A．1 B．2 C．3 D．4 【答案】B 3．存储8位二进制信息要 个触发器（ ） A．2 B．3 C．4 D．8 【答案】D 4．由或非门组成的基本RS触发器的所谓“状态不定”是发生在R、S同时为（ ） A．， B．， C．， D．， 【答案】B 5．“与非”门组成的基本RS触发器；逻辑功能为保持原来状态的条件为（ ） A． =1 B．=0 =0 C． =0 D．=0 =1 【答案】A 【详解】 =1 ，逻辑功能：保持。 6．同步RS触发器在时钟脉冲时，触发器的状态（ ） A．取决于输入信号R、S B．保持 C．置1 D．置0 【答案】B 7．在同步RS触发器中，当R=0，S=1时，其输出状态为（ ） A．Q=0，=1 B．Q=0，=0 C．Q=1，=1 D．Q=1，=0 【答案】D 【详解】R=0，S=1，逻辑功能：置1。 8．JK触发器在J、K端同时输入高电平，则处于（ ） A．保持 B．置0 C．翻转 D．置1 【答案】C 9．时，边沿JK触发器的时钟输入频率为120Hz。Q输出为（ ） A．保持为高电平 B．保持为低电平 C．频率为60Hz波形 D．频率为240Hz波形 【答案】C 【详解】时，每来一个CP信号就触发一次翻转，最后的输出信号的频率是时钟输入频率的二分之一。 10．要使JK触发器的状态由0转为1，所加激励信号JK应为（ ） A．0× B．1× C．×1 D．×0 【答案】B 【详解】要使JK触发器的状态由0转为1，J=1，K=1，或则J=1，K=0。 11．对于同步触发的D型触发器，要使输出为1，则输入信号D满足（ ） A．D=1 B．D=0 C．不确定 D．D=0或D=1 【答案】A 【详解】D触发器的逻辑功能是在时钟脉冲作用下，输出等于输入。 12．JK触发器在______时可以直接置1且不受CP信号的影响（ ） A．J=1，K=1 B．J=1，K=0 C．=0 D．=0 【答案】C 【详解】称为异步置1端，低电平时可将JK触发器直接置1，不受CP信号的控制。 13．为避免空翻现象可以选用（ ） A．主从JK触发器 B．基本RS触发器 C．同步RS触发器 D．以上都可以 【答案】A 【详解】主从触发器和边沿触发器，可以避免空翻。 14．具有空翻现象的触发器是（ ） A．电平触发的RS触发器 B．边沿触发的JK触发器 C．主从结构的D触发器 D．维持阻塞结构的D触发器 【答案】A 【详解】电平触发的RS触发器具有空翻现象，A选项正确。 15．在一个由 JK 触发器组成的计数器中，若要实现模 5 计数，需要______个 JK 触发器（ ） A．2 B．3 C．4 D．5 【答案】B 【详解】用 JK 触发器实现模 5 计数，需要 3 个 JK 触发器。所以选择 B 选项。 16．三位 8421BCD 码计数器至少需要______个 JK 触发器。（ ） A．6 B．5 C．7 D．8 【答案】C 【详解】一个 JK 触发器可以存储 1 位二进制数，三位 8421BCD 码计数器需要计 1000 种状态，至少需要 7 个触发器。所以选择 C 选项。 17．6个触发器连接成的异步二进制计数器，最高位触发器输出信号的频率 F₀和触发时钟脉冲信号率 的关系为 （ ）。（ ） A． B． C． D． 【答案】A 18．将三角波变换为矩形波，需选用（ ） A．单稳态触发器 B．施密特触发器 C．RC微分电路 D．双稳态触发器 【答案】B 19．滞回性是______的基本特性。（ ） A．多谐振荡器 B．施密特触发器 C．T触发器 D．单稳态触发器 【答案】B 20．同步触发器在时钟脉冲高电平期间，输入信号变化会导致输出状态（ ） A．不变 B．变化 C．不确定 D．保持 【答案】B 二、判断题（每小题 2 分，共 20 分。请在括号内正确的打 “A”，错误的打 “B”） 21．触发器具有记忆功能，是一种最简单的时序逻辑电路。（ ） 【答案】A 22．触发器能够存储1位二值信号。（ ） 【答案】A 23．触发器具有记忆功能，是一种功能最简单的门电路。（ ） 【答案】B 24．74HC112集成触发器中的端表示清零端，低电平有效。（ ） 【答案】A 25．所谓的上升沿触发器是指触发器的输出状态变化是发生在CP=1期间。（ ） 【答案】B 【详解】所谓的上升沿触发是指输出状态变化是发生在上升沿时刻而不是CP=1的期间。 26．同步RS触发器状态的改变是与时钟脉冲信号同步的。（ ） 【答案】A 27．由两个TTL或非门构成的基本RS触发器，当时，触发器的状态为不定。（ ） 【答案】B 28．时钟脉冲的主要作用是使触发器的输出状态稳定。（ ） 【答案】B 29．同步触发器存在空翻的现象，而边沿触发器和主从触发器克服了空翻问题。（ ） 【答案】A 【详解】边沿触发器和主从触发器都克服了空翻问题。 30．对于JK发器，要求其输出状态从“0→1”，则输入端JK的取值为“1×”。（ ） 【答案】A 【详解】J=1，K=0，逻辑功能：置1，输出为1；J=1，K=1，逻辑功能：翻转计数，初态为0，次态输出为1。 三、简答题（本大题共3小题，每小题4分，共12分） 31．什么是时钟触发器？引入时钟信号的主要目的是什么？ 【答案】时钟触发器是在基本 RS 触发器基础上增加时钟控制端（CP）的触发器，其状态转换仅在时钟信号有效时才根据输入信号进行，时钟信号无效时状态保持不变。引入时钟信号的主要目的是实现时序逻辑电路的同步工作，使多个触发器能在统一的时钟节拍下协调状态转换，避免各触发器因输入信号变化不同步导致的逻辑混乱。 32．什么是触发器？它与门电路相比，核心区别是什么？ 【答案】触发器是一种具有记忆功能的基本数字逻辑单元，能存储 1 位二进制信息（0 或 1），在输入信号消失后仍能保持存储的状态。与门电路相比，核心区别在于门电路是组合逻辑电路，输出仅由当前输入决定，无记忆功能；而触发器是时序逻辑电路，输出不仅与当前输入有关，还与之前的状态（历史输入）相关，具备记忆能力。 33．什么是同步触发器的空翻现象？造成空翻的原因是什么？ 【答案】在CP=1期间，由于输入信号变化而引起的触发器翻转的现象，称为触发器的空翻现象。由于在CP=1期间，同步触发器的触发引导门都是开放的，触发器都可以接收输入信号而翻转，所以在CP=1期间，如果输入信号发生多次变化，触发器的状态也会发生相应的改变形成空翻。 四、综合题（本大题共1题，共8分） 34．如图所示电路中。试分析：（1）该触发电路能实现的逻辑功能；（2）若Q的初始状态为1，则在第一个触发脉冲的上升沿、下降沿时Q的状态。 【答案】（1）翻转功能 （2）1；0 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 $