精品解析：河南省郑州中学2022-2023学年高一下学期竞赛期末考试物理试题

2022-2023郑州中学高一下学期物理竞赛期末试题 一、选择题（本大题共20分，每空2分） 1. 时序逻辑电路的输出状态的改变（ ） A. 仅与该时刻输入信号的状态有关 B. 仅与时序电路的原状态有关 C. 与A、B皆有关 D. 输出信号的次态 【答案】C 【解析】 【详解】时序逻辑电路的核心特征是具备记忆功能，其输出状态由当前时刻的输入信号和电路原有存储的状态共同决定，这是它和仅由当前输入决定输出的组合逻辑电路的核心区别。 A．仅与该时刻输入信号的状态有关是组合逻辑电路的输出特性，不符合时序逻辑电路的特点，故A错误； B．时序逻辑电路的输出还受当前输入信号的影响，并非仅由原状态决定，故B错误； C．时序逻辑电路输出状态的改变同时和当前输入状态、电路原状态有关，故C正确； D．输出信号的次态是状态改变的结果，不是影响输出状态改变的原因，答非所问，故D错误。 故选C。 2. 3线—8线译码器是（ ）译码器 A. 三进制 B. 八进制 C. 三—八进制 D. 八—三进制 【答案】C 【解析】 【详解】A．三进制是逢3进1的计数进制，3线—8线输入为3位二进制而非三进制信号，故A错误； B．八进制译码器的描述未体现3位输入的特征，不符合3线—8线的输入输出对应关系，故B错误； C．3线—8线译码器实现3位二进制输入到8个输出的转换，对应三—八进制译码功能，故C正确； D．八—三进制对应8输入3输出的编码器功能，和译码器的功能逻辑相反，故D错误。故选C。 3. 已知某电路的真值表如下，该电路的逻辑表达式为（ ） A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 A. B. C. D. 【答案】C 【解析】 【详解】A．取真值表中的情况，此时真值表，若则，与真值表矛盾，故A错误； B．取真值表中的情况，此时真值表，若则，与真值表矛盾，故B错误； C．为与或逻辑，对真值表所有输入组合验证：是的与运算，再和做或运算，输出结果全部和真值表一致，故C正确； D．取真值表中的情况，此时真值表，若则，与真值表矛盾，故D错误。 故选C。 4. 四选一数据选择器的输出表达式若用该数据选择器实现，则的取值为（ ）。 A. ， B. ， C. D. 【答案】A 【解析】 【详解】我们将目标逻辑函数展开为和四选一数据选择器输出形式一致的最小项和形式，根据逻辑代数性质，可得 和题目给出的选择器输出表达式对比，相同最小项的系数必须相等，因此对应 故选A。 5. 逻辑电路的输出函数为F=AB+BC，则该电路（ ） A. 不产生竞争冒险 B. 可能产生竞争冒险 C. 输入信号状态改变时，可能产生竞争冒险 【答案】A 【解析】 【详解】对于与或式，判断规则：固定其余变量，仅让一个变量取0/1变化，若表达式能化简成，则存在0型竞争冒险。 函数，变量为，分别固定两个变量，观察单一变量跳变： 令 ，代入，形式无，无冒险； 令 ，代入，无冒险； 令 ，代入，无冒险。 所以无论哪个输入信号单独跳变，都无法得到的形式，故不存在竞争冒险。 故选A。 6. 组合逻辑电路通常由（ ）组合而成 A. 门电路 B. 触发器 C. 计数器 D. 寄存器 【答案】A 【解析】 【详解】A．门电路是组合逻辑电路的基本组成单元，故A正确； B．触发器是时序逻辑电路的基本组成单元，具有记忆功能，不属于组合逻辑电路的组成部分，故B错误； C．计数器属于时序逻辑电路，不是组合逻辑电路的组成单元，故C错误； D．寄存器属于时序逻辑电路，用于存储数据，不是组合逻辑电路的组成单元，故D错误。 故选A。 7. 单稳态触发器，不可用于（ ） A. 延时与定时 B. 多谐振荡器 C. 消除噪声 D. 接口 【答案】B 【解析】 【详解】A．利用暂稳态持续时长固定的特性，可实现固定时长的定时控制、触发后延迟固定时间响应的延时功能，故A不符合题意； B．多谐振荡器无稳定状态，无需外部触发即可自主在两个暂稳态间切换，输出连续矩形脉冲；单稳态触发器仅1个稳态，无法实现多谐振荡器的自激振荡输出功能，故B符合题意； C．可通过设置暂稳态触发阈值，滤除宽度小于阈值的尖峰噪声，实现消噪功能，故C不符合题意； D．可将输入的不规则脉冲整形为幅度、宽度统一的标准脉冲，可作为不同参数电路间的脉冲接口，故D不符合题意。 故选B。 8. 用8421码表示的十进制数65，可以写成（ ） A. 65 B. C. D. 【答案】C 【解析】 【详解】A．8421BCD码的编码规则为：每1位十进制数字用4位二进制数表示，4位二进制位的权值从高到低依次为8、4、2、1。65是十进制数本身，不属于8421码的表示形式，故A错误； B．十进制数65包含6、5两个十进制位，共需要8位8421码表示，该选项仅7位，且编码数值不符合8421码规则，故B错误； C．十进制数6的8421码为0110，十进制数5的8421码为0101，拼接后为，符合编码规则，故C正确； D．是二进制数，转换为十进制值为65，但不属于8421码的表示形式，故D错误。 故选C。 9. 同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者（ ） A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关 【答案】B 【解析】 【详解】A．同步和异步时序逻辑电路都以触发器作为基本存储单元，二者都包含触发器，故A错误； B．同步时序电路中所有触发器共用统一的时钟脉冲，状态变化与时钟同步；异步时序电路没有统一的时钟脉冲控制，各触发器的状态变化不同步，这是二者的核心差异，故B正确； C．同步和异步时序电路都存在稳定的工作状态，故C错误； D．输出只与内部状态有关是穆尔型时序电路的特征，同步、异步时序电路都可分为穆尔型和米利型（输出同时与输入、内部状态有关），该属性不是二者的差异，故D错误。 故选B。 10. 逻辑函数，其对偶函数为（ ） A. B. C. D. 【答案】C 【解析】 【详解】按照对偶变换的求法，首先把“+”换成“·”，再把“·”换成“+” ，则有 故选C。 二、化简下列逻辑函数，写出最简与或表达式（每小题6分，共18分） 11. 证明等式： 【答案】证明过程详见参考解析 【解析】 【详解】首先对等式左侧运用摩根定律，令，，可得 对两个乘积项再次运用摩根定律 结合双重否定律化简 将上述结果展开，结合逻辑与互补律、逻辑或同一律化简得 化简结果与等式右侧完全一致，得证。 12. ，请写出逻辑函数的表达式 【答案】见解析 【解析】 【详解】本题为逻辑函数的化简问题，利用卡诺图法来合并化简，由于最大数为12，二进制为1100，设四个变量为A、B、C、D其中A为最高位，D为最低位 转换为二进制数分别为，，，，，，，，， 列表中存在的数据标“1”不存在的数据标“0” AB CD 00 01 11 10 00 1 1 1 1 01 1 1 0 0 11 1 0 0 0 10 1 0 1 1 1．圈对应A=0，B =0，C、D为任意值，可以简化为 2．圈对应A=0，C =0，B、D为任意值，可以简化为 3．圈对应A=1，B =0，C=1，D为任意值，可以简化为 4．圈对应C=0，D =0，A、B为任意值，可以简化为 因此 13. 【答案】 【解析】 【详解】对原式分组提取公因式  代入互补律 结合同一律化简  再次提取公因式A，代入互补律 最终化简 三、设计题（本大题共10分） 14. 试用四选一数据选择器74LS151实现逻辑函数 【答案】用 74LS151 实现时, 取选择变量为A，B，C，数据输入为 使能端接有效电平, 输出端取 【解析】 【详解】这里默认最小项编号按ABCD排列，即为最高位，为最低位。注意:74LS151是选数据选择器，不是选。 它有个选择端，通常记为，以及个数据输入端 要实现四变量函数 可以把A，B，C接到选择端，把剩下的变量用来决定各数据输入端接 令选择端为 这样每一种ABC对应两个最小项，分别是和的情况 逐组分析: 当时，对应最小项 它们都不在给定函数中，所以，因此 当时，对应最小项 不在函数中，在函数中，即时，时，所以，因此 当时，对应最小项 都在函数中，所以，因此 当时，对应最小项 都在函数中，所以，因此 当时，对应最小项 都在函数中，所以，因此 当时，对应最小项 在函数中，不在函数中，即时，时，所以，因此 当时，对应最小项 在函数中，不在函数中，所以，因此 当时，对应最小项 在函数中，不在函数中，所以，因此 最终连接关系为 使能端接低电平，输出端即为逻辑函数 15. 某产品有A、B、C、D四项质量指标。规定：A必须满足要求，其它三项指标中只要有任意两项满足要求，产品就算合格；试设计一个检验产品合格的逻辑电路。要求用与非门实现该逻辑电路。 【答案】详见参考解析 【解析】 【详解】最终与非形式逻辑表达式： 电路实现：共需4个三输入与非门，前3个与非门的输入分别接、、，三者输出共同接入第4个三输入与非门，第4个与非门的输出即为产品合格判定信号。 四、画波形图（共20分） 16. 同步RS触发器，设初始状态Q为0，画出Q和的图像 【答案】见解析 【解析】 【详解】这是一个同步触发器，当CP=1时，触发器的状态才会随输入信号R、S的变化而变化，根据逻辑功能关系可知，当时， 当时， 当时， 当时，为不定状态。因此输出如图所示 17. 设触发器的初态为0，试画出主从JK触发器Q的波形。 【答案】见解析 【解析】 【详解】根据主从JK触发器工作原理，Q端在时钟脉冲CP的下降沿，根据输入J、K及当前状态更新，其特征方程为： 在第1个CP下降沿：CP=1期间，J=1，K=0，由于当前 在第2个CP下降沿：CP=1期间，J=0，K=1，由于当前 在第3个CP下降沿：CP=1期间，J=1，K=0，由于当前 在第4个CP下降沿：CP=1期间，J=0，K=0，由于当前 在第5个CP下降沿：CP=1期间，J=0，K=1，由于当前 在第6个CP下降沿：CP=1期间，J=0，K=1，由于当前 因此图像如图所示 18. 试利用两个集成十进制同步加法计数器74160构成一个六十四进制的计数器（用异步清零端归零） 【答案】见解析 【解析】 【详解】1. 将两片74160级联。将两片芯片的和均接高电平，使它们始终处于计数状态。的接外部时钟，的接的，构成100进制计数器的基础。 2. 两片的并行数据输入端接低电平，接高电平（因不使用置数功能）。 3. 确定清零状态。64进制计数器的计数范围为，当计数到64时应产生清零信号。64的8421BCD码为，即高位片的、，低位片的。 4. 将的、和的接入一个与非门，与非门的输出端接两片74160的端。当计数到64时，这三个引脚同时为高电平，与非门输出低电平，触发异步清零，计数器回到0，从而实现0~63的64进制计数。 19. 如图所示时序逻辑电路，试分析该电路的功能，画出状态图。 【答案】见解析 【解析】 【详解】这是下降沿触发的JK触发器组成的时序逻辑电路，设三个触发器分别为，，，输出为，，下降沿触发 对FF0：，，特征方程 对FF1：，，特征方程 对FF2：，，特征方程 状态转换表 现态（Q2Q1Q0） FF0动作（J=1，K=1） 000 翻转→1 111 翻转→0 110 翻转→1 101 翻转→0 100 翻转→1 011 翻转→0 010 翻转→1 001 翻转→0 该电路是一个3位二进制减法器（模8减法计数器） 计数顺序为0→7→6→5→4→3→2→1→0 状态图： 000（（0））→111（（7）） 111→110（（6）） 110→101（（5）） 101→100（（4）） 100→011（（3）） 011→010（（2）） 010→001（（1）） 第1页/共1页 学科网（北京）股份有限公司 $ 2022-2023郑州中学高一下学期物理竞赛期末试题 一、选择题（本大题共20分，每空2分） 1. 时序逻辑电路的输出状态的改变（ ） A. 仅与该时刻输入信号的状态有关 B. 仅与时序电路的原状态有关 C. 与A、B皆有关 D. 输出信号的次态 2. 3线—8线译码器是（ ）译码器 A. 三进制 B. 八进制 C. 三—八进制 D. 八—三进制 3. 已知某电路的真值表如下，该电路的逻辑表达式为（ ） A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 A. B. C. D. 4. 四选一数据选择器的输出表达式若用该数据选择器实现，则的取值为（ ）。 A. ， B. ， C. D. 5. 逻辑电路的输出函数为F=AB+BC，则该电路（ ） A. 不产生竞争冒险 B. 可能产生竞争冒险 C. 输入信号状态改变时，可能产生竞争冒险 6. 组合逻辑电路通常由（ ）组合而成 A. 门电路 B. 触发器 C. 计数器 D. 寄存器 7. 单稳态触发器，不可用于（ ） A. 延时与定时 B. 多谐振荡器 C. 消除噪声 D. 接口 8. 用8421码表示的十进制数65，可以写成（ ） A. 65 B. C. D. 9. 同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者（ ） A. 没有触发器 B. 没有统一的时钟脉冲控制 C. 没有稳定状态 D. 输出只与内部状态有关 10. 逻辑函数，其对偶函数为（ ） A. B. C. D. 二、化简下列逻辑函数，写出最简与或表达式（每小题6分，共18分） 11. 证明等式： 12. ，请写出逻辑函数的表达式 13. 三、设计题（本大题共10分） 14. 试用四选一数据选择器74LS151实现逻辑函数 15. 某产品有A、B、C、D四项质量指标。规定：A必须满足要求，其它三项指标中只要有任意两项满足要求，产品就算合格；试设计一个检验产品合格的逻辑电路。要求用与非门实现该逻辑电路。 四、画波形图（共20分） 16. 同步RS触发器，设初始状态Q为0，画出Q和的图像 17. 设触发器的初态为0，试画出主从JK触发器Q的波形。 18. 试利用两个集成十进制同步加法计数器74160构成一个六十四进制的计数器（用异步清零端归零） 19. 如图所示时序逻辑电路，试分析该电路的功能，画出状态图。 第1页/共1页 学科网（北京）股份有限公司 $