第41练 4.2.3 其他信号线的连接 《计算机原理》 （第5版） 一课一练 （吉林）

【编写说明】依托三阶支架资源编写方案，《一课一练》明确基础层具象化支架定位，作为课堂同步配套资源，其内容与课堂教学深度绑定，并且精准匹配中职学生知识基础与学习特质，遵循“由浅入深、循序渐进”的认知规律，聚焦基础性与实效性核心，通过拆解知识点、简化认知难度，切实降低学习门槛，为后续知识巩固与能力提升筑牢根基，是优质课后作业首选。 本卷是《计算机原理》（第5版）《一课一练》第41练，内容是4.2.3 其他信号线的连接。 《计算机原理》（第5版）一课一练 第41练 4.2.3 其他信号线的连接 一、单选题 1. 存储器与CPU连接时，读/写控制信号的功能是（ ） A. 控制数据的读写方向 B. 选择具体的存储芯片，决定访问对象 C. 提供时钟同步信号 D. 对存储器进行复位操作，恢复初始状态 2. CPU的读信号线通常用什么符号表示（ ） A. WR B. RD C. CS D. CLK 3. 在存储器扩展电路中，各芯片的读/写控制端应与CPU的什么信号线连接（ ） A. 读/写控制 B. 数据线 C. 地址线 D. 片选信号线 4. 当CPU对存储器执行写操作时，相关控制信号的状态为（ ） A. RD有效，WR无效 B. WR有效，RD无效 C. RD、WR同时有效 D. RD、WR同时无效 5. CPU与存储器连接时，若CPU数据线与存储芯片数据线位数不一致，应采取的措施是（ ） A. 进行位扩展使数据位数匹 B. 进行字扩展使地址范围匹配 C. 增加地址线的根数 D. 减少系统数据线根数 6. 存储芯片的输出使能端OE的功能是（ ） A. 控制数据输出缓冲器 B. 选中该芯片进行读写操作，决定工作模式 C. 产生芯片内部时钟信号，提供时序基准 D. 控制芯片内部地址译码过程 7. 存储芯片的片选端CS与输出使能端OE的区别在于（ ） A. CS控制芯片是否被选中工作，OE控制 B. CS、OE功能完全相同可互换使用 C. OE控制芯片是否被选中，CS控制数据输出 D. CS用于写操作，OE用于读操作 8. 存储芯片的WE端与CPU的WR端相连，当WE为低电平有效时表示（ ） A. 存储芯片处于读操作状态 B. 存储芯片未被选中 C. 存储芯片处于写操作状态 D. 存储芯片数据线呈高阻态 9. 在位扩展方式中，各存储芯片的读/写控制线应如何连接（ ） A. 分别连接到CPU的不同控制线 B. 联连接到CPU同一读/写控 C. 通过译码器分别控制 D. 不需要连接读/写控制线 10. 存储器与CPU连接时，未被选中芯片的数据线应处于什么状态（ ） A. 输出有效数据 B. 高阻态 C. 低电平 D. 高电平 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $ 【编写说明】依托三阶支架资源编写方案，《一课一练》明确基础层具象化支架定位，作为课堂同步配套资源，其内容与课堂教学深度绑定，并且精准匹配中职学生知识基础与学习特质，遵循“由浅入深、循序渐进”的认知规律，聚焦基础性与实效性核心，通过拆解知识点、简化认知难度，切实降低学习门槛，为后续知识巩固与能力提升筑牢根基，是优质课后作业首选。 本卷是《计算机原理》（第5版）《一课一练》第41练，内容是4.2.3 其他信号线的连接。 《计算机原理》（第5版）一课一练 第41练 4.2.3 其他信号线的连接 一、单选题 1. 存储器与CPU连接时，读/写控制信号的功能是（ ） A. 控制数据的读写方向 B. 选择具体的存储芯片，决定访问对象 C. 提供时钟同步信号 D. 对存储器进行复位操作，恢复初始状态 【答案】A 【解析】读/写控制信号决定数据传送方向：读信号有效时数据从存储器传到CPU，写信号有效时数据从CPU传到存储器。 2. CPU的读信号线通常用什么符号表示（ ） A. WR B. RD C. CS D. CLK 【答案】B 【解析】RD（Read）是CPU的读控制信号线，WR（Write）是写控制信号线，CS是片选信号，CLK是时钟信号。 3. 在存储器扩展电路中，各芯片的读/写控制端应与CPU的什么信号线连接（ ） A. 读/写控制 B. 数据线 C. 地址线 D. 片选信号线 【答案】A 【解析】各存储芯片的读/写控制端并联连接到CPU的读/写控制线，保证所有芯片在CPU发出读或写命令时同步响应。 4. 当CPU对存储器执行写操作时，相关控制信号的状态为（ ） A. RD有效，WR无效 B. WR有效，RD无效 C. RD、WR同时有效 D. RD、WR同时无效 【答案】B 【解析】写操作时CPU的WR信号有效（通常低电平有效），RD信号无效，存储芯片根据WE信号将数据线上的数据写入指定单元。 5. CPU与存储器连接时，若CPU数据线与存储芯片数据线位数不一致，应采取的措施是（ ） A. 进行位扩展使数据位数匹 B. 进行字扩展使地址范围匹配 C. 增加地址线的根数 D. 减少系统数据线根数 【答案】A 【解析】当芯片数据位数少于CPU数据线位数时，需进行位扩展，用多片芯片并联使数据位宽与CPU匹配。 6. 存储芯片的输出使能端OE的功能是（ ） A. 控制数据输出缓冲器 B. 选中该芯片进行读写操作，决定工作模式 C. 产生芯片内部时钟信号，提供时序基准 D. 控制芯片内部地址译码过程 【答案】A 【解析】OE（Output Enable）控制存储芯片的输出缓冲器，OE有效时芯片将存储数据送上数据线，无效时数据线呈高阻态，防止总线冲突。 7. 存储芯片的片选端CS与输出使能端OE的区别在于（ ） A. CS控制芯片是否被选中工作，OE控制 B. CS、OE功能完全相同可互换使用 C. OE控制芯片是否被选中，CS控制数据输出 D. CS用于写操作，OE用于读操作 【答案】A 【解析】CS决定芯片是否被选中参与操作（选中后芯片可读写），OE决定芯片数据输出缓冲器是否开放，两者功能不同不能互换。 8. 存储芯片的WE端与CPU的WR端相连，当WE为低电平有效时表示（ ） A. 存储芯片处于读操作状态 B. 存储芯片未被选中 C. 存储芯片处于写操作状态 D. 存储芯片数据线呈高阻态 【答案】C 【解析】WE（Write Enable）低电平有效时表示写操作，芯片将数据线上的数据写入指定地址单元；WE无效（高电平）时为读操作。 9. 在位扩展方式中，各存储芯片的读/写控制线应如何连接（ ） A. 分别连接到CPU的不同控制线 B. 联连接到CPU同一读/写控 C. 通过译码器分别控制 D. 不需要连接读/写控制线 【答案】B 【解析】位扩展中所有芯片同时工作，读/写控制端并联接CPU同一读/写信号线，保证各芯片在同一时刻执行相同读写操作。 10. 存储器与CPU连接时，未被选中芯片的数据线应处于什么状态（ ） A. 输出有效数据 B. 高阻态 C. 低电平 D. 高电平 【答案】B 【解析】未被选中芯片的CS无效或OE无效，其数据输出缓冲器关闭，数据线呈高阻态，不影响总线上的数据传输，避免总线冲突。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $