第33练 3.2.4 8088的典型时序 《计算机原理》 （第5版） 一课一练 （吉林）

【编写说明】依托三阶支架资源编写方案，《一课一练》明确基础层具象化支架定位，作为课堂同步配套资源，其内容与课堂教学深度绑定，并且精准匹配中职学生知识基础与学习特质，遵循“由浅入深、循序渐进”的认知规律，聚焦基础性与实效性核心，通过拆解知识点、简化认知难度，切实降低学习门槛，为后续知识巩固与能力提升筑牢根基，是优质课后作业首选。 本卷是《计算机原理》（第5版）《一课一练》第33练，内容是3.2.4 8088的典型时序。 《计算机原理》（第5版）一课一练 第33练 3.2.4 8088的典型时序 一、单选题 1. 8088的一个基本总线周期由______个时钟周期组成（ ） A. 2 B. 3 C. 4 D. 5 2. 8088总线周期中，T1时钟周期的主要操作是（ ） A. 输出地址信息 B. 传送数据 C. 读写控制 D. 结束总线操作 3. 当存储器或I/O速度较慢时，需要在T3和T4之间插入（ ） A. Tw等待周期 B. T1周期 C. Ti空闲周期 D. T5周期 4. 8088读存储器总线周期中，RD信号在______时钟周期变为有效（ ） A. T1 B. T2 C. T3 D. T4 5. 当CPU不执行总线操作时插入的时钟周期称为（ ） A. 空闲Ti B. 等待插入周期Tw C. 总线周期T1 D. 结束周期T4 二、判断题 6. 8088的每个总线周期至少由4个时钟周期组成。（ ） 7. 8088在T3时钟周期读取数据线上的数据。（ ） 三、填空题 8. 8088的基本总线周期由______、T2、______和T4四个时钟周期组成。 9. 8088总线周期中，当外设速度慢时通过______信号请求插入______周期。 四、简答题 10. 简述8088读存储器总线周期的时序过程。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $ 【编写说明】依托三阶支架资源编写方案，《一课一练》明确基础层具象化支架定位，作为课堂同步配套资源，其内容与课堂教学深度绑定，并且精准匹配中职学生知识基础与学习特质，遵循“由浅入深、循序渐进”的认知规律，聚焦基础性与实效性核心，通过拆解知识点、简化认知难度，切实降低学习门槛，为后续知识巩固与能力提升筑牢根基，是优质课后作业首选。 本卷是《计算机原理》（第5版）《一课一练》第33练，内容是3.2.4 8088的典型时序。 《计算机原理》（第5版）一课一练 第33练 3.2.4 8088的典型时序 一、单选题 1. 8088的一个基本总线周期由______个时钟周期组成（ ） A. 2 B. 3 C. 4 D. 5 【答案】C 【解析】8088基本总线周期由T1-T4四个时钟周期组成：T1输出地址，T2准备数据线，T3传送数据，T4结束总线周期。 2. 8088总线周期中，T1时钟周期的主要操作是（ ） A. 输出地址信息 B. 传送数据 C. 读写控制 D. 结束总线操作 【答案】A 【解析】T1周期CPU在AD0-AD7和A8-A19线上输出20位地址，ALE信号在T1有效用于锁存地址。 3. 当存储器或I/O速度较慢时，需要在T3和T4之间插入（ ） A. Tw等待周期 B. T1周期 C. Ti空闲周期 D. T5周期 【答案】A 【解析】当存储器或I/O设备无法在T3准备好数据时，通过READY信号请求CPU插入Tw(等待)周期，延长总线周期时间。 4. 8088读存储器总线周期中，RD信号在______时钟周期变为有效（ ） A. T1 B. T2 C. T3 D. T4 【答案】B 【解析】RD信号在T2周期变为低电平有效，通知存储器CPU正在读取数据，存储器在T3周期将数据放到数据线上。 5. 当CPU不执行总线操作时插入的时钟周期称为（ ） A. 空闲Ti B. 等待插入周期Tw C. 总线周期T1 D. 结束周期T4 【答案】A 【解析】Ti(Idle)空闲周期是CPU不进行总线操作时的等待时钟周期，EU仍在内部执行指令。 二、判断题 6. 8088的每个总线周期至少由4个时钟周期组成。（ ） 【答案】√ 【解析】基本总线周期为T1-T4共4个时钟周期，慢速设备可请求插入Tw周期延长总线周期时间。 7. 8088在T3时钟周期读取数据线上的数据。（ ） 【答案】√ 【解析】读操作中存储器在T3将数据放到数据线上，CPU在T3末T4初从数据线读取数据。 三、填空题 8. 8088的基本总线周期由______、T2、______和T4四个时钟周期组成。 【答案】T1; T3 【解析】总线周期：T1(输出地址)→T2(准备数据线)→T3(传送数据)→T4(结束总线周期)。 9. 8088总线周期中，当外设速度慢时通过______信号请求插入______周期。 【答案】READY; Tw 【解析】外设通过READY信号(在T3时为低电平)请求CPU插入等待周期Tw，延长总线周期给慢速设备更多准备时间。 四、简答题 10. 简述8088读存储器总线周期的时序过程。 【答案】8088读存储器总线周期由T1-T4组成：T1周期，CPU在AD0-AD7、A8-A19上输出20位地址，ALE有效锁存地址，IO/M=0表示访问存储器；T2周期，AD0-AD7变为数据线准备接收数据，RD变为低电平有效通知存储器输出数据；T3周期，存储器将数据放到AD0-AD7线上，CPU准备读取，若READY=0则插入Tw等待周期；T4周期，CPU从数据线读取数据，RD信号变为无效，总线周期结束。慢速存储器通过READY信号请求CPU插入等待周期Tw来延长访问时间。 【解析】读存储器时序是8088最基本也是最核心的总线操作，理解T1-T4各周期的操作是掌握8088系统设计的关键。 原创精品资源学科网独家享有版权，侵权必究！ 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $