第64卷 时序逻辑电路（一） 山东省（职教高考）电气技术类专业《电子技术基础及应用考点双析卷》
|
2份
|
10页
|
25人阅读
|
0人下载
内容正文：
编写说明：山东省（春季高考）统一考试招生电气技术类《电子技术基础及应用》考点双析卷专辑，依据2026年山东省（春季高考）统一考试招生考试纲要知识模块《电子技术基础及应用》编写。“考点双析卷”即围绕一个考点，一份是老师的讲解卷一份是学生的练习卷，助力师生构建“讲练结合” 的学习闭环，是中职学校师生应对职教高考首轮复习教学的得力助手。
本专辑第64卷精准对标山东省（春季高考）统一考试招生考试纲要知识模块《电子技术基础及应用》：
（一）掌握内容：时序逻辑电路（一）
山东省电气技术类专业综合理论考试
《电子技术基础及应用》 考点双析卷 第64卷
时序逻辑电路（一） 学生练习卷
时间：60分钟 总分：100分
班级_______ 姓名_______ 学号_______ 成绩_______
一、单选题（本大题共10小题，每小题3分，共30分）
1．全加器与半器的区别在于（ ）
A．全加器、半加器都要考虑低位来的进位
B．半加器要考虑低位来的进位，全加器则不需要考虑
C．全加器、半加器都不用考虑低位来的进位
D．全加器要考虑低位来的进位，半加器则不需要考虑
【答案】D
2．如图所示的数码寄存器，如果初始状态Q3Q2Q1Q0=0100，若输入数码位D3D2D1D0=1011，CP到来后，电路的状态是（ ）
A．0100 B．1001 C．1011 D．1010
【答案】C
【详解】该寄存器是由D触发器构成四位数码寄存器，D触发器输出等于输入。受同一个CP控制，并行输入，并行输出。输入为1011，输出为1011。
3．在使用555定时器时，如果需要输出一个稳定的低电平，应该如何设置（ ）
A．将TH引脚接地 B．将TR引脚接地
C．将OUT引脚接地 D．将RST引脚接地
【答案】D
【详解】将555定时器的RST（复位）引脚接地，可以将输出（OUT）引脚设置为稳定的低电平。
4．设计一个七进制计数器，需要触发器的个数至少为（ ）
A．1个 B．2个 C．3个 D．8个
【答案】B
5．下列数字电路不属于时序逻辑电路的是（ ）
A．JK触发器 B．右移寄存器
C．二-十进制编码器 D．十进制加法计数器
【答案】C
6．将十进制数15存入移位寄存器应需要 个脉冲。（ ）
A．2 B．4 C．6 D．8
【答案】B
【详解】十进制数15即四位二进制数1111，移位寄存器数码采用串行输入，因此需要4个脉冲。
7．下列哪个集成计数器不具备并行加载功能（ ）
A．74160 B．74161 C．74162 D．74163
【答案】D
【详解】74163是一个同步二进制计数器，它不具备并行加载功能，而74160、74161和74162都具备并行加载能力。
8．一个八进制计数器，最多能记忆 个脉冲，第 个脉冲到来后，向高位进一。（ ）
A．7、8 B．8、9 C．9、8 D．8、8
【答案】A
【详解】八进制计数器最多能记忆 7 个脉冲，第 8 个脉冲到来后向高位进一，A 选项正确。
9．以下哪个不是时序逻辑电路的基本类型（ ）
A．计数器 B．寄存器 C．译码器 D．触发器
【答案】C
【详解】译码器属于组合逻辑电路，它根据输入的二进制代码，将其译成特定的输出信号，而不是存储和记忆信息，因此不是时序逻辑电路的基本类型。计数器、寄存器和触发器都是时序逻辑电路的基本类型。
10．常用的 4 位同步二进制计数器集成芯片是（ ）
A．74LS00 B．74LS161 C．74LS04 D．74LS138
【答案】B
二、判断题（本大题共5小题，每小题2分，共10分）
11．同步计数器的计数速度比异步计数器速度快。( )
【答案】正确
【详解】这种说法是正确的。同步计数器和异步计数器在计数速度上存在差异。
同步计数器：所有触发器的时钟信号都来自同一个时钟源，各个触发器的状态更新是同时进行的。在一个时钟周期内，计数器可以完成一次状态转换，其速度主要取决于触发器的翻转速度和逻辑门的延迟，不存在逐级传递延迟的问题。
异步计数器：计数脉冲只加到最低位触发器，其他高位触发器的时钟信号由相邻低位触发器的输出信号提供，各级触发器的状态更新是逐级进行的，存在着逐级传递的延迟。随着计数器位数的增加，这种延迟会累积，导致整个计数器的速度变慢。
所以，在一般情况下，同步计数器的计数速度比异步计数器快。
12．DPTR只能当做一个16位的特殊功能寄存器来使用。( )
【答案】错误
13．移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。( )
【答案】错误
14．移位寄存器存放的数码只能串行输入，但可以申行输出，也可以并行输出。( )
【答案】正确
15．数码寄存器既可以并行输入也可以串行输入。( )
【答案】错误
【详解】数码寄存器并行输入数码。
三、填空题（本大题共5小题，每小题4分，共20分）
16．74LS192 的进位输出端在______状态时有效，借位输出端在______状态时有效。
【答案】 加法计数到最大值9产生进位 减法计数到最小值0产生借位
17．用反馈清零法组成 N 进制计数器时，需将计数器的______状态通过逻辑门反馈到清零端。
【答案】N（或第 N 个计数）
18．一个一位8421BCD十进制加法计数器，初始状态0011，连续输入7个 CP脉冲后，计数器状态为________。
【答案】0000
19．N进制计数器状态转换的特点是设定初态后，每来_________个CP，计数器又重回初态。
【答案】N
20．从0开始计数的N进制增量计数器，最后一个状态为______。
【答案】
四、简答题（本大题共2小题，每小题10分，共20分）
21．图所示电路是由D触发器构成的计数器，试说明其功能，并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
【答案】此电路为3位二进制（1位八进制）异步减法计数器。其波形如图所示。
22．试分析如图所示的计数器的工作原理，说明计数器的类型。若初始状态，画出连续4个CP脉冲作用下的计数器的工作波形图。
【答案】由波形图可见：它只能计00到10三个数、CP为同步控制形式、信号向左移动、依次累加，所以该电路为同步三进制加法计数器。由此可画其工作波形图如下图：
5、 综合应用题（本大题共2小题，每小题10分，共20分）
23．试指出下图所示电路的功能，设图中所有触发器的初态为0。
【答案】作出题图电路的输出波形如下图所示，当电路经过16个CP脉冲后，所有触发器的输出状态全部为0，可以看出这是一个4位二进制计数器或16分频器。
【详解】在题图电路中，采用4个JK触发器，且将J、K端均接高电平，此时所有触发器均在本级CP脉冲的作用下翻转。
24．时序电路如图(a)所示,设初态为0、给定 CP 和A 的波形如图(b)所示,画出 Q1、Q2、Q3的波形。
【答案】如图：
试卷第1页，共3页
试卷第1页，共3页
学科网（北京）股份有限公司
学科网（北京）股份有限公司
$
编写说明：山东省（春季高考）统一考试招生电气技术类《电子技术基础及应用》考点双析卷专辑，依据2026年山东省（春季高考）统一考试招生考试纲要知识模块《电子技术基础及应用》编写。“考点双析卷”即围绕一个考点，一份是老师的讲解卷一份是学生的练习卷，助力师生构建“讲练结合” 的学习闭环，是中职学校师生应对职教高考首轮复习教学的得力助手。
本专辑第64卷精准对标山东省（春季高考）统一考试招生考试纲要知识模块《电子技术基础及应用》：
（一）掌握内容：时序逻辑电路（一）
山东省电气技术类专业综合理论考试
《电子技术基础及应用》 考点双析卷 第64卷
时序逻辑电路（一） 学生练习卷
时间：60分钟 总分：100分
班级_______ 姓名_______ 学号_______ 成绩_______
一、单选题（本大题共10小题，每小题3分，共30分）
1．全加器与半器的区别在于（ ）
A．全加器、半加器都要考虑低位来的进位
B．半加器要考虑低位来的进位，全加器则不需要考虑
C．全加器、半加器都不用考虑低位来的进位
D．全加器要考虑低位来的进位，半加器则不需要考虑
2．如图所示的数码寄存器，如果初始状态Q3Q2Q1Q0=0100，若输入数码位D3D2D1D0=1011，CP到来后，电路的状态是（ ）
A．0100 B．1001 C．1011 D．1010
3．在使用555定时器时，如果需要输出一个稳定的低电平，应该如何设置（ ）
A．将TH引脚接地 B．将TR引脚接地
C．将OUT引脚接地 D．将RST引脚接地
4．设计一个七进制计数器，需要触发器的个数至少为（ ）
A．1个 B．2个 C．3个 D．8个
5．下列数字电路不属于时序逻辑电路的是（ ）
A．JK触发器 B．右移寄存器
C．二-十进制编码器 D．十进制加法计数器
6．将十进制数15存入移位寄存器应需要 个脉冲。（ ）
A．2 B．4 C．6 D．8
7．下列哪个集成计数器不具备并行加载功能（ ）
A．74160 B．74161 C．74162 D．74163
8．一个八进制计数器，最多能记忆 个脉冲，第 个脉冲到来后，向高位进一。（ ）
A．7、8 B．8、9 C．9、8 D．8、8
9．以下哪个不是时序逻辑电路的基本类型（ ）
A．计数器 B．寄存器 C．译码器 D．触发器
10．常用的 4 位同步二进制计数器集成芯片是（ ）
A．74LS00 B．74LS161 C．74LS04 D．74LS138
二、判断题（本大题共5小题，每小题2分，共10分）
11．同步计数器的计数速度比异步计数器速度快。( )
12．DPTR只能当做一个16位的特殊功能寄存器来使用。( )
13．移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。( )
14．移位寄存器存放的数码只能串行输入，但可以申行输出，也可以并行输出。( )
15．数码寄存器既可以并行输入也可以串行输入。( )
三、填空题（本大题共5小题，每小题4分，共20分）
16．74LS192 的进位输出端在______状态时有效，借位输出端在______状态时有效。
17．用反馈清零法组成 N 进制计数器时，需将计数器的______状态通过逻辑门反馈到清零端。
18．一个一位8421BCD十进制加法计数器，初始状态0011，连续输入7个 CP脉冲后，计数器状态为________。
19．N进制计数器状态转换的特点是设定初态后，每来_________个CP，计数器又重回初态。
20．从0开始计数的N进制增量计数器，最后一个状态为______。
四、简答题（本大题共2小题，每小题10分，共20分）
21．图所示电路是由D触发器构成的计数器，试说明其功能，并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
22．试分析如图所示的计数器的工作原理，说明计数器的类型。若初始状态，画出连续4个CP脉冲作用下的计数器的工作波形图。
5、 综合应用题（本大题共2小题，每小题10分，共20分）
23．试指出下图所示电路的功能，设图中所有触发器的初态为0。
24．时序电路如图(a)所示,设初态为0、给定 CP 和A 的波形如图(b)所示,画出 Q1、Q2、Q3的波形。
试卷第1页，共3页
试卷第1页，共3页
学科网（北京）股份有限公司
学科网（北京）股份有限公司
$
资源预览图
