第28卷 时序逻辑电路分析 湖南省（对口招生）电子电工类专业《电子技术模块考点双析卷》

编写说明：湖南省（对口招生）统一考试招生电气技术类《电子技术基础及应用》考点双析卷专辑，依据2026年湖南省（对口招生）统一考试招生考试纲要知识模块《电子技术基础及应用》编写。“考点双析卷”即围绕一个考点，一份是老师的讲解卷一份是学生的练习卷，助力师生构建“讲练结合” 的学习闭环，是中职学校师生应对职教高考首轮复习教学的得力助手。 本专辑第28卷精准对标湖南省（对口招生）统一考试招生考试纲要知识模块《电子技术基础及应用》： （一）掌握内容：时序逻辑电路分析 湖南省电气技术类专业综合理论考试 《电子技术基础及应用》 考点双析卷 第28卷 时序逻辑电路分析 学生练习卷 时间：60分钟 总分：100分 班级_______ 姓名_______ 学号_______ 成绩_______ 一、单选题（本大题共15小题，每小题3分，共45分） 1．构成计数器的基本单元是（   ） A．计数器 B．与非门 C．或非门 D．触发器 【答案】D 2．已知一个左移移位寄存器，清零后在4个移位脉冲CP作用下，其串行输入端依次输入1、1、1、0，则第2个脉冲经过后的状态是（   ） A．0001 B．0011 C．1100 D．1000 【答案】B 【详解】经过2个脉冲后，寄存器状态应该为0011 3．74161是什么类型的计数器（   ） A．同步十进制计数器 B．同步二进制计数器 C．异步十进制计数器 D．异步二进制计数器 【答案】A 【详解】74161是一个同步十进制计数器，它具有并行加载能力，并允许通过清零输入异步地清零。 4．在脉冲作用下的输出波形为（   ） A． B． C． D． 5．同步计数器与异步计数器的主要区别是（   ） A．工作速度 B．计数脉冲的作用方式 C．各触发器的翻转次序 D．计数脉冲的工作方式 【答案】C 6．在使用74160集成计数器设计计数器时，如何实现计数的启动和停止（   ） A．通过改变计数器的电源 B．通过改变计数器的复位端 C．通过改变计数器的使能端 D．通过改变计数器的时钟信号 【答案】C 【详解】74160计数器具有使能端，通过改变使能端的电平可以实现计数的启动和停止。 7．74194的哪个引脚用于清除寄存器的内容（   ） A．DI B．LO C．CLK D．CLR 【答案】D 【详解】CLR（Clear）引脚用于清除74194寄存器的内容，当CLR引脚为低电平时，寄存器的内容会被清零。 8．74194的哪个引脚用于选择串行或并行操作模式（   ） A．DI B．LO C．CE D．S/P 【答案】D 【详解】S/P（Serial/Parallel）引脚用于选择74194的串行或并行操作模式。当S/P引脚为高电平时，寄存器处于并行操作模式；当S/P引脚为低电平时，寄存器处于串行操作模式。 9．时序逻辑电路与时钟信号的关系是什么（   ） A．时序逻辑电路不需要时钟信号 B．时序逻辑电路的输出与时钟信号无关 C．时序逻辑电路的状态更新与时钟信号同步 D．时钟信号只是用来触发电路的初始状态 【答案】C 【详解】时序逻辑电路的状态更新通常与时钟信号同步。在每个时钟脉冲的上升沿或下降沿，触发器会更新其状态，并可能导致电路输出的变化。 10．74163集成计数器在何种情况下会输出高电平（   ） A．计数到最大值时 B．计数到中间值时 C．计数到最小值时 D．计数到任意值时 【答案】A 【详解】74163是一个二进制计数器，当计数到最大值（即所有位都为1）时，输出会变为高电平。 11．一个三位二进制减法计数器起始值为 010，经过 10 个 CP 作用后的值为（   ） A．100 B．010 C．001 D．110 【答案】D 【详解】三位二进制减法计数器，起始值为 010，经过 10 个 CP 后，数值变为 010 - 10 = 110 。所以选择 D 选项。 12．N个触发器连成的计数器，所计的最大十进数为 （   ） A． B． C． D． 【答案】D 13．能实现串行输入、并行输出的是（   ） A．移位寄存器 B．计数器 C．寄存器 D．以上都不是 【答案】A 【详解】移位寄存器能实现串行输入、并行输出。所以选择 A 选项。 14．电路如图所示，74LS191是具有异步置数逻辑功能的加减计数器，已知电路的当前状态为1100，则在时钟作用下，电路的下一状态为（    ） A．1100 B．1011 C．1101 D．0000 【答案】D 15．简单时序逻辑电路的分析步骤不包括（   ） A．写出驱动方程 B．写出状态方程 C．画出逻辑电路图 D．列出状态转换表 【答案】C 【详解】简单时序逻辑电路的分析一般步骤有写出驱动方程、状态方程，列出状态转换表，指出功能，不包括画出逻辑电路图。 二、填空题（本大题共15空，每空2分，共30分） 16．欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是______位。 【答案】6 17．N进制计数器状态转换的特点是设定初态后，每来_________个CP，计数器又重回初态。 【答案】N 18．一个一位8421BCD十进制加法计数器，初始状态0011，连续输入7个 CP脉冲后，计数器状态为________。 【答案】0000 19．N个触发器可以构成最大计数长度（进制数）为______的计数器。 【答案】 20．若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为________个。 【答案】4 【详解】15的二进制数为1111。 因为15对应的二进制数是4位，所以需要4个移位脉冲。 21．如图所示，电路的名称是______。 【答案】二进制计数器 22．一个六进制加法计数器，初态为000，输入10个CP脉冲后，其输出状态为______。 【答案】100 23．用来累计和寄存输入脉冲数目的部件称为_______。 【答案】计数器 【详解】用来累计和寄存输入脉冲数目的部件称为计数器。 24．构成一个1位十进制计数器至少需要__________个触发器。 【答案】4 25．能完成两个一位二进制数相加，并考虑到低位进位的器件称为______。 【答案】全加器 26．将两片中规模集成电路十进制计数器串联后，最大计数容量为______位。 【答案】100 27．________常用于接收、暂存、传递数码等。 【答案】寄存器 28．某一4位右移寄存器，输入数据为，当第三个CP脉到来后，寄存器的输出状态______。 【答案】0110 29．时序电路的次态输出不仅与即时输入有关，而且还与______有关。 【答案】原有状态 30．寄存器的数据输入有_______两种输入方式。 【答案】并行输入、串行输入 三、计算题（本大题共3小题，31、32题8分，33题9分） 31．如图所示的移位寄存器的初始状态为000,列出连续6个CP脉冲作用下Q2、Q1、Q0的状态表。 【答案】如图 32．试指出下图所示电路的功能，设图中所有触发器的初态为0。 【答案】作出题图电路的输出波形如下图所示，当电路经过16个CP脉冲后，所有触发器的输出状态全部为0，可以看出这是一个4位二进制计数器或16分频器。 【详解】在题图电路中，采用4个JK触发器，且将J、K端均接高电平，此时所有触发器均在本级CP脉冲的作用下翻转。 33．时序电路如图(a)所示,设初态为0、给定 CP 和A 的波形如图(b)所示,画出 Q1、Q2、Q3的波形。 【答案】如图： 试卷第1页，共3页 试卷第1页，共3页 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $ 编写说明：湖南省（对口招生）统一考试招生电气技术类《电子技术基础及应用》考点双析卷专辑，依据2026年湖南省（对口招生）统一考试招生考试纲要知识模块《电子技术基础及应用》编写。“考点双析卷”即围绕一个考点，一份是老师的讲解卷一份是学生的练习卷，助力师生构建“讲练结合” 的学习闭环，是中职学校师生应对职教高考首轮复习教学的得力助手。 本专辑第28卷精准对标湖南省（对口招生）统一考试招生考试纲要知识模块《电子技术基础及应用》： （一）掌握内容：时序逻辑电路分析 湖南省电气技术类专业综合理论考试 《电子技术基础及应用》 考点双析卷 第28卷 时序逻辑电路分析 学生练习卷 时间：60分钟 总分：100分 班级_______ 姓名_______ 学号_______ 成绩_______ 一、单选题（本大题共15小题，每小题3分，共45分） 1．构成计数器的基本单元是（   ） A．计数器 B．与非门 C．或非门 D．触发器 2．已知一个左移移位寄存器，清零后在4个移位脉冲CP作用下，其串行输入端依次输入1、1、1、0，则第2个脉冲经过后的状态是（   ） A．0001 B．0011 C．1100 D．1000 3．74161是什么类型的计数器（   ） A．同步十进制计数器 B．同步二进制计数器 C．异步十进制计数器 D．异步二进制计数器 4．在脉冲作用下的输出波形为（   ） A． B． C． D． 5．同步计数器与异步计数器的主要区别是（   ） A．工作速度 B．计数脉冲的作用方式 C．各触发器的翻转次序 D．计数脉冲的工作方式 6．在使用74160集成计数器设计计数器时，如何实现计数的启动和停止（   ） A．通过改变计数器的电源 B．通过改变计数器的复位端 C．通过改变计数器的使能端 D．通过改变计数器的时钟信号 7．74194的哪个引脚用于清除寄存器的内容（   ） A．DI B．LO C．CLK D．CLR 8．74194的哪个引脚用于选择串行或并行操作模式（   ） A．DI B．LO C．CE D．S/P 9．时序逻辑电路与时钟信号的关系是什么（   ） A．时序逻辑电路不需要时钟信号 B．时序逻辑电路的输出与时钟信号无关 C．时序逻辑电路的状态更新与时钟信号同步 D．时钟信号只是用来触发电路的初始状态 10．74163集成计数器在何种情况下会输出高电平（   ） A．计数到最大值时 B．计数到中间值时 C．计数到最小值时 D．计数到任意值时 11．一个三位二进制减法计数器起始值为 010，经过 10 个 CP 作用后的值为（   ） A．100 B．010 C．001 D．110 12．N个触发器连成的计数器，所计的最大十进数为 （   ） A． B． C． D． 13．能实现串行输入、并行输出的是（   ） A．移位寄存器 B．计数器 C．寄存器 D．以上都不是 14．电路如图所示，74LS191是具有异步置数逻辑功能的加减计数器，已知电路的当前状态为1100，则在时钟作用下，电路的下一状态为（    ） A．1100 B．1011 C．1101 D．0000 15．简单时序逻辑电路的分析步骤不包括（   ） A．写出驱动方程 B．写出状态方程 C．画出逻辑电路图 D．列出状态转换表 2、 填空题（本大题共15空，每空2分，共30分） 16．欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是______位。 17．N进制计数器状态转换的特点是设定初态后，每来_________个CP，计数器又重回初态。 18．一个一位8421BCD十进制加法计数器，初始状态0011，连续输入7个 CP脉冲后，计数器状态为________。 19．N个触发器可以构成最大计数长度（进制数）为______的计数器。 20．若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为________个。 21．如图所示，电路的名称是______。 22．一个六进制加法计数器，初态为000，输入10个CP脉冲后，其输出状态为______。 23．用来累计和寄存输入脉冲数目的部件称为_______。 24．构成一个1位十进制计数器至少需要__________个触发器。 25．能完成两个一位二进制数相加，并考虑到低位进位的器件称为______。 26．将两片中规模集成电路十进制计数器串联后，最大计数容量为______位。 27．________常用于接收、暂存、传递数码等。 28．某一4位右移寄存器，输入数据为，当第三个CP脉到来后，寄存器的输出状态______。 29．时序电路的次态输出不仅与即时输入有关，而且还与______有关。 30．寄存器的数据输入有_______两种输入方式。 三、计算题（本大题共3小题，31、32题8分，33题9分） 31．如图所示的移位寄存器的初始状态为000,列出连续6个CP脉冲作用下Q2、Q1、Q0的状态表。 32．试指出下图所示电路的功能，设图中所有触发器的初态为0。 33．时序电路如图(a)所示,设初态为0、给定 CP 和A 的波形如图(b)所示,画出 Q1、Q2、Q3的波形。 试卷第1页，共3页 试卷第1页，共3页 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $