第67卷 时序逻辑电路 江苏省(职教高考)机电类专业《电工电子技术基础与技能考点双析卷》
2026-04-28
|
2份
|
18页
|
34人阅读
|
0人下载
内容正文:
编写说明:江苏省(职教高考)机电类专业《电工电子技术基础与技能》考点双析卷专辑,依据2026年江苏省中职职教高考机电类专业综合理论考试大纲《电工电子技术基础与技能》编写。“考点双析卷”即围绕一个考点,一份是老师的讲解卷一份是学生的练习卷,助力师生构建“讲练结合” 的学习闭环,是中职学校师生应对职教高考首轮复习教学的得力助手。
本专辑第67卷精准对标江苏省(职教高考)机电类专业综合理论考试大纲《电工电子技术基础与技能》:(一)掌握内容:时序逻辑电路
江苏省机电类专业综合理论考试
《电工电子技术基础与技能》 考点双析卷 第67卷
时序逻辑电路 教师解析卷
时间:60分钟 总分:100分
班级_______ 姓名_______ 学号_______ 成绩_______
一、单选题(本大题共20小题,每小题2分,共40分)
1.由555定时器不能构成( )
A.双稳态电路 B.单稳态电路 C.多谐振荡器 D.计数器电路
2.若需要每输入1024个脉冲,分频器能输出一个脉冲,则这个分频器最少需要的触发器个数为 个。( )
A.9 B.10 C.8 D.11
3.六进制加法计数器的状态转换图是( )
A.000 - 001 - 010 - 011 - 100 - 101 - 000
B.000 - 100 - 011 - 010 - 001 - 110 - 000
C.000 - 001 - 010 - 011 - 100 - 110 - 000
D.000 - 001 - 010 - 011 - 100 - 101 - 110 - 000
4.用二进制异步计数器从 0 计到 200(十进制),至少需要 个 JK 触发器。( )
A.7 B.8 C.9 D.10
5.使用74160、74161、74162、74163中的哪些计数器可以实现一个60秒的倒计时器( )
A.仅使用74160
B.仅使用74161
C.仅使用74162
D.需要使用多个计数器级联
6.4个具有计数功能的T型触发器链接,输入脉冲频率为f=512kHz,则此计数器最高位触发器输出脉冲频率为( )
A.256kHz B.128kHz C.64kHz D.32kHz
7.右移移位寄存器在连续送入CP脉冲作用下,存放的数码是( )
A.从低位到高位串行输入,串并行输出
B.从低位到高位并行输入,串并行输出
C.从高位到低位串行输入,串并行输出
D.从高位到低位并行输入,串并行输出
8.同步计数器与异步计数器比较,它们的差异在于后者( )
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与当前输入有关,与之前状态无关
9.74LS194寄存器,当RD=0,寄存器实现什么功能?( )
A.右移操作 B.左移操作 C.并行置数 D.异步清零
10.如果一个寄存器的数码是“同时输入、同时输出”,则该寄存器是采用( )
A.串行输入输出 B.并行输入输出
C.串行输入、并行输出 D.并行输入、串行输出
11.下列不属于组合逻辑电路的是( )
A.编码器 B.译码器 C.计数器 D.加法器
12.如图所示,该逻辑电路是( )
A.异步三位二进制减法计数器
B.同步三位二进制减法计数器
C.异步三位二进制加法计数器
D.同步三位二进制加法计数器
13.下列所给选项中具有记忆功能的逻辑电路是( )
A.译码器 B.编码器 C.寄存器 D.显示器
14.十进制计数器最高位输出的周期是输入CP脉冲周期的( )
A.10倍 B.0.1倍 C.210倍 D.1倍
15.如图所示为某四位寄存器的输出波形,则该寄存器为( )
A.左移移位寄存器 B.右移移位寄存器
C.单拍接收式数码寄存器 D.双拍接收式数码寄存器
16.74163集成计数器在什么情况下会输出低电平( )
A.计数到最大值时 B.计数到中间值时
C.计数到最小值时 D.计数到任意值时
17.时序逻辑电路中具有记忆功能的部件是 ( )
A.逻辑门电路 B.与非门
C.触发器 D.或非门
18.下列电路不属于时序逻辑电路的是 ( )
A.同步计数器 B.数码寄存器
C.组合逻辑电路 D.异步计数器
19.下列电路中不属于时序电路的是( )
A.同步计数器 B.数码寄存器 C.编码器 D.异步计数器
20.左移移位寄存器在连续送入CP脉冲作用下,存放的数码是( )
A.从低位到高位串行输入,串并行输出
B.从低位到高位并行输入,串并行输出
C.从高位到低位串行输入,串并行输出
D.从高位到低位并行输入,串并行输出
二、填空题(本大题共10小题,每小题2分,共20分)
21.能以二进制数码形式存放数或指令的部件称为______。
22.时序逻辑电路由__________和__________组成。时序逻辑电路常用类型有_________器和_________器。
23.按进位体制的不同,计数器可分为______计数器和______计数器两类;按计数过程中数字增减趋势的不同,计数器可分为______计数器、______计数器和______计数器。
24.能完成两个一位二进制数相加,并考虑到低位进位的器件称为______。
25.移位寄存器除了具有存放数码的功能外还具有______功能。
26.若将十进制数15存入一个移位寄存器中,所需的移位脉冲个数为________个。
27.构成计数器的基本电路是______,如果把N个这类基本电路串联起来,就可表示______位二进制数。
28.时序逻辑电路是由_________和________两部分组成。
29.设集成十进制(默认为8421 码)加法计数器的初态为,则经过5个CP脉冲以后计数器的状态为______。
30.一个4位二进制减法计数器状态为__________时,再输入一个计数脉冲,计数状态为1111,并向高位发出_________信号。
三、综合题(本大题共5小题,每小题8分,共40分)
31.如图所示移位寄存器的初始状态为1111,试写出其状态表,并画出在连续4个CP作用下,的波形。
32.分析下图所示电路的工作原理,要求:
(1)列出状态表,状态转换图。
(2)说明计数器类型。
33.由两个TTL型JK边沿型触发器构成的电路如下图所示,已知时钟脉冲CP的波形,画出触发器的输出波形 (设Q0和Q1的初始状态均为0)
34.试画出如图所示时序电路在一系列CP信号作用下,Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。
35.分析如图所示电路在触发脉冲CP作用下的工作状态,设触发器初态为0。
(1)写出J、K与X、Y的关系式;
(2)根据表中给定的X、Y的数值计算J、K和,将结果填入表中。
CP
X
Y
J
K
1
0
0
2
1
0
3
0
1
4
1
1
试卷第1页,共3页
试卷第1页,共3页
学科网(北京)股份有限公司
学科网(北京)股份有限公司
$
编写说明:江苏省(职教高考)机电类专业《电工电子技术基础与技能》考点双析卷专辑,依据2026年江苏省中职职教高考机电类专业综合理论考试大纲《电工电子技术基础与技能》编写。“考点双析卷”即围绕一个考点,一份是老师的讲解卷一份是学生的练习卷,助力师生构建“讲练结合” 的学习闭环,是中职学校师生应对职教高考首轮复习教学的得力助手。
本专辑第67卷精准对标江苏省(职教高考)机电类专业综合理论考试大纲《电工电子技术基础与技能》:(一)掌握内容:时序逻辑电路
江苏省机电类专业综合理论考试
《电工电子技术基础与技能》 考点双析卷 第67卷
时序逻辑电路 教师解析卷
时间:60分钟 总分:100分
班级_______ 姓名_______ 学号_______ 成绩_______
一、单选题(本大题共20小题,每小题2分,共40分)
1.由555定时器不能构成( )
A.双稳态电路 B.单稳态电路 C.多谐振荡器 D.计数器电路
【答案】D
2.若需要每输入1024个脉冲,分频器能输出一个脉冲,则这个分频器最少需要的触发器个数为 个。( )
A.9 B.10 C.8 D.11
【答案】B
【详解】1024=210,所以需要10个触发器。
3.六进制加法计数器的状态转换图是( )
A.000 - 001 - 010 - 011 - 100 - 101 - 000
B.000 - 100 - 011 - 010 - 001 - 110 - 000
C.000 - 001 - 010 - 011 - 100 - 110 - 000
D.000 - 001 - 010 - 011 - 100 - 101 - 110 - 000
【答案】C
【详解】六进制计数器的状态依次为 000、001、010、011、100、101、110,然后回到 000 完成一个循环。
4.用二进制异步计数器从 0 计到 200(十进制),至少需要 个 JK 触发器。( )
A.7 B.8 C.9 D.10
【答案】B
【详解】200 的二进制为 11001000,至少需要 8 个触发器。
5.使用74160、74161、74162、74163中的哪些计数器可以实现一个60秒的倒计时器( )
A.仅使用74160
B.仅使用74161
C.仅使用74162
D.需要使用多个计数器级联
【答案】D
【详解】要实现一个60秒的倒计时器,需要至少一个6位的计数器。74160和74161都是4位计数器,74162是可编程计数器,但最多也只能设置为4位。因此,需要使用多个计数器级联才能实现60秒的倒计时器。
6.4个具有计数功能的T型触发器链接,输入脉冲频率为f=512kHz,则此计数器最高位触发器输出脉冲频率为( )
A.256kHz B.128kHz C.64kHz D.32kHz
【答案】D
【详解】输入脉冲频率位512kHz,Q0的输出频率为256kHz,Q1的输出频率为128kHz,Q2的输出频率为64kHz,Q3的输出频率为32kHz。
7.右移移位寄存器在连续送入CP脉冲作用下,存放的数码是( )
A.从低位到高位串行输入,串并行输出
B.从低位到高位并行输入,串并行输出
C.从高位到低位串行输入,串并行输出
D.从高位到低位并行输入,串并行输出
【答案】A
【详解】右移时,数据从最低位向最高位移动,每次右移1位,因此是串行输入,输出端既可以串行输出数据,也可以并行输出数据。
8.同步计数器与异步计数器比较,它们的差异在于后者( )
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与当前输入有关,与之前状态无关
【答案】B
【详解】异步计数器没有统一的时钟脉冲控制。
9.74LS194寄存器,当RD=0,寄存器实现什么功能?( )
A.右移操作 B.左移操作 C.并行置数 D.异步清零
【答案】D
【详解】RD为清零端,低电平清零有效。
10.如果一个寄存器的数码是“同时输入、同时输出”,则该寄存器是采用( )
A.串行输入输出 B.并行输入输出
C.串行输入、并行输出 D.并行输入、串行输出
【答案】B
【详解】串行是一个一个输入输出,并行是多个一起输入输出。
同时输入,同时输出,说明数据是并行输入、并行输出的。
11.下列不属于组合逻辑电路的是( )
A.编码器 B.译码器 C.计数器 D.加法器
【答案】C
【详解】计数器属于时序逻辑电路,编码器、译码器、加法器属于组合逻辑电路。所以选择C选项。
12.如图所示,该逻辑电路是( )
A.异步三位二进制减法计数器
B.同步三位二进制减法计数器
C.异步三位二进制加法计数器
D.同步三位二进制加法计数器
【答案】A
【详解】3个触发器的触发信号不同步,通过分析可得为减法计数器。
13.下列所给选项中具有记忆功能的逻辑电路是( )
A.译码器 B.编码器 C.寄存器 D.显示器
【答案】C
【详解】译码器、编码器、显示器都是组合逻辑电路没有记忆功能。寄存器是时序逻辑电路有记忆功能。
14.十进制计数器最高位输出的周期是输入CP脉冲周期的( )
A.10倍 B.0.1倍 C.210倍 D.1倍
【答案】A
【详解】十进制计数器是在计数脉冲(CP)的作用下,从0000状态开始计数,当输入10个计数脉冲后,计数器的状态回到0000,完成一个计数循环。
当输入10个计数脉冲后进制计数器最高位变化一次。
即十进制计数器最高位输出的周期是输入脉冲周期的10倍。
15.如图所示为某四位寄存器的输出波形,则该寄存器为( )
A.左移移位寄存器 B.右移移位寄存器
C.单拍接收式数码寄存器 D.双拍接收式数码寄存器
【答案】A
【详解】由波形图可知,每一个移位脉冲作用下数据左移1位,数据流向为0001→0011→0110→1101,因此该寄存器是左移移位寄存器。
16.74163集成计数器在什么情况下会输出低电平( )
A.计数到最大值时 B.计数到中间值时
C.计数到最小值时 D.计数到任意值时
【答案】C
【详解】74163是一个二进制计数器,当计数到最小值(即所有位都为0)时,输出会变为低电平。
17.时序逻辑电路中具有记忆功能的部件是 ( )
A.逻辑门电路 B.与非门
C.触发器 D.或非门
【答案】C
18.下列电路不属于时序逻辑电路的是 ( )
A.同步计数器 B.数码寄存器
C.组合逻辑电路 D.异步计数器
【答案】C
19.下列电路中不属于时序电路的是( )
A.同步计数器 B.数码寄存器 C.编码器 D.异步计数器
【答案】C
20.左移移位寄存器在连续送入CP脉冲作用下,存放的数码是( )
A.从低位到高位串行输入,串并行输出
B.从低位到高位并行输入,串并行输出
C.从高位到低位串行输入,串并行输出
D.从高位到低位并行输入,串并行输出
【答案】C
【详解】左移时,数据从最高位向最低位移动,每次左移1位,因此是串行输入,输出端既可以串行输出数据,也可以并行输出数据。
二、填空题(本大题共10小题,每小题2分,共20分)
21.能以二进制数码形式存放数或指令的部件称为______。
【答案】寄存器
22.时序逻辑电路由__________和__________组成。时序逻辑电路常用类型有_________器和_________器。
【答案】 逻辑门电路 触发器 寄存 计数
23.按进位体制的不同,计数器可分为______计数器和______计数器两类;按计数过程中数字增减趋势的不同,计数器可分为______计数器、______计数器和______计数器。
【答案】 二进制 十进制 加法 减法 可逆
24.能完成两个一位二进制数相加,并考虑到低位进位的器件称为______。
【答案】全加器
25.移位寄存器除了具有存放数码的功能外还具有______功能。
【答案】移位
26.若将十进制数15存入一个移位寄存器中,所需的移位脉冲个数为________个。
【答案】4
【详解】15的二进制数为1111。
因为15对应的二进制数是4位,所以需要4个移位脉冲。
27.构成计数器的基本电路是______,如果把N个这类基本电路串联起来,就可表示______位二进制数。
【答案】 触发器 N
【详解】构成计数器的基本电路是触发器,一个触发器表示一位二进制数。如果把N个这
类基本电路串联起来,就可表示N位二进制数。
28.时序逻辑电路是由_________和________两部分组成。
【答案】 组合逻辑电路 触发器
【详解】时序逻辑电路是由组合逻辑电路和触发器两部分组成。
组合逻辑电路部分用于对输入信号进行逻辑运算处理,产生相应的组合逻辑输出。触发器则用于存储电路的状态信息,并且在时钟信号等控制下进行状态的更新和保持,其输出反馈到组合逻辑电路的输入端,与外部输入信号共同决定电路的下一个状态,二者相互配合使得时序逻辑电路具有记忆和处理时序信号的能力。
29.设集成十进制(默认为8421 码)加法计数器的初态为,则经过5个CP脉冲以后计数器的状态为______。
【答案】0100
30.一个4位二进制减法计数器状态为__________时,再输入一个计数脉冲,计数状态为1111,并向高位发出_________信号。
【答案】 0000 借位
三、综合题(本大题共5小题,每小题8分,共40分)
31.如图所示移位寄存器的初始状态为1111,试写出其状态表,并画出在连续4个CP作用下,的波形。
【答案】由题图可看出,,,,,代入D触发器特性方程。
有:,,,。
状态表如表所示。
表
CP
0
1
1
1
1
1
0
1
1
1
2
0
0
1
1
3
0
0
0
1
4
0
0
0
0
5
1
0
0
0
6
1
1
0
0
7
1
1
1
0
8
1
1
1
1
由状态可知,寄存器8个CP脉冲后,循环一周。连接4个CP作用下,的波形如下图所示。
【详解】本题意图是掌握数码移位的原理,以及灵活应用触发器特性方程分析问题。
32.分析下图所示电路的工作原理,要求:
(1)列出状态表,状态转换图。
(2)说明计数器类型。
【答案】(1)计数状态表
CP
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
状态转换图
(2)该计数电路为三位异步二进制加计数电路。
【详解】
本题考查异步计数器的工作过程、异步的含义。从题图可看出,每个触发器具有计数功能,,,。各触发信号是上升沿有效。
解:计数前,各触发器置零,使。
(1)第一个CP作用后,,
对触发无效,所以保持0态不变。而没有接到触发信号,所以亦保持0态不变。
第二个CP作用后,而,对属有效触发,所以。而,对无效,所以仍为原即0态。
依次按规律分析,可得到下表所列计数状态表。
(2)状态转换图:如下图所示。
(3)从状态和电路结构可知,该计数电路为三位异步二进制加计数电路。
计数状态表
CP
0
1
2
3
4
5
6
7
8
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0 0 0
状态转换图
33.由两个TTL型JK边沿型触发器构成的电路如下图所示,已知时钟脉冲CP的波形,画出触发器的输出波形 (设Q0和Q1的初始状态均为0)
【答案】
34.试画出如图所示时序电路在一系列CP信号作用下,Q0、Q1、Q2的输出电压波形。设触发器的初始状态为Q=0。
【答案】解:先画Q0波形,再画Q1波形,最后画Q2波形。
35.分析如图所示电路在触发脉冲CP作用下的工作状态,设触发器初态为0。
(1)写出J、K与X、Y的关系式;
(2)根据表中给定的X、Y的数值计算J、K和,将结果填入表中。
CP
X
Y
J
K
1
0
0
2
1
0
3
0
1
4
1
1
【答案】(1)̅
(2)
CP
X
Y
J
K
1
0
0
1
0
1
2
1
0
0
0
1
3
0
1
0
0
1
4
1
1
0
1
0
试卷第1页,共3页
试卷第1页,共3页
学科网(北京)股份有限公司
学科网(北京)股份有限公司
$
由于学科网是一个信息分享及获取的平台,不确保部分用户上传资料的 来源及知识产权归属。如您发现相关资料侵犯您的合法权益,请联系学科网,我们核实后将及时进行处理。