浙江省中职八校联盟2021-2022学年下学期《数字电路》期末试卷

浙江省中职八校联盟 2021-2022学年第二学期高二期末试卷数字电路答案 一、选择题（本大题20个小题，每小题2分，共40分) 1.D2.B3.A4.C5.D6.D7.C8.C9.D10.D11.D12.C13.B14.C15.A 16.B17.A18.A19.B20.D 二、填空题（本大题共20空，每空1分，共20分) 21.记忆22.1023.Q” 24.JK25.保持翻转（计数）26.1227.428.100 129.21030.低电平触发端高电平触发端外部复位端（外部置零端）31.波形 变换脉冲整形 三、综合体（本大题共7小题，32、33、34每题5分，35、36每题7分，37题6分，38题 5分，共40分) 33.解： S R Q (5 分) 34.解： (5分) 35.解： 5 分) 36.解： (1)状态转状态转换图为： 1000→1001-→1010-→1011→1100→1000 (3分) (2)功能五进制计数器…(2分) 37.解： (1)驱动方程 (3分) J=Q J2=Q J3=QnQ2n K=Q K2=Qm K3=Qgn (2)电路状态表 (3 分) CP脉冲 Q3 Q2 Qi 0 0 0 0 1 0 0 2 0 1 0 3 0 1 4 1 0 0 5 0 0 0 6 0 0 1 7 0 1 0 0 (2)Q1、Q2、Q的波形 (3 分) Cp Q1 Q2 Q3 (3)电路的逻辑功能：五进制加法计数器 分) 37.解： (1)Ur+=8V (1 分) (2)Ur-=4V (1 分) (3)△U=4V (1 分) (4)波形图 (3 分) U 0 6 0 36.解 (1)555时基电路功能表 (3 分) 触发输 触发输入 输出端 放电 入端TH 端TR 复位端R OUT 端D × X 0 0 导通 <Vcc <Vcc 1 1 截止 >Vcc Vcc 1 0 导通 <Vcc Vcc 1 保持 保持 (2)T。=0.7(R+2R)C=35ms (2 分) 浙江省中职八校联盟2021-2022学年第二学期 高二期末试卷 数字电路 一、选择题（本大题20个小题，每小题2分，共40分。在每小题列出的四个选项中,只有一项符合题目要求,请将符合题目要求的选项字母代号选出,填涂在答题卡上) 1.下列数字电路中不属于时序逻辑电路的有（ ） A.触发器 B.计数器 C.数据选择器 D.数码寄存器 2.时序逻辑电路中一定是含（ A ） A．触发器 B．组合逻辑电路 C.移位寄存器 D.译码器 3.RS触发器的约束条件是（ ） A.R=S=1 B.RS=1 C.R=S=0 D.RS=0 4.如图所示同步RS触发器的符号，该触发器CP端触发方式正确的是（ ） A.上升沿触发 B.下降沿触发 C.高电平触发 D.低电平触发 第4题图 5.在时钟脉冲作用下，JK触发器输入J=K=0时的逻辑功能为（ ） A. B. C. D. 6.对于JK触发器，若J=K=1，则可完成 触发器的逻辑功能。（ ） A.RS B.D C.T D.Tˊ 7．如图所示电路，能实现功能的是（ ） 8．如图所示电路，把JK触发器的J、K两端用非门相连接，则连接后的触发器具有________。(　　) A．翻转、置0和置1功能 B．翻转功能 C．置0和置1功能 D．与T触发器相同功能 9．如下图所示基本RS触发器，设初始,，则当时（ ）。 A、 B、 C、 D、 10．对T触发器，当T=1时，触发器能实现（ ）功能。 A．置1 B．置0 C．记数 D．保持 11. 一个四位二进制码加法计数器的起始值为1001，经过100个时钟脉冲作用后的值为 （ ） A. 1100 B. 0100 C. 1101 D. 0101 12.八位二进制数能表示十进制数的最大值是（ ）。 A、248 B、192 C、255 D、512 13．将4位数据串行存入由74LS194构成的4位移位寄存器，然后又从该寄存器中串行输出，完成存入与输出操作最少需要的脉冲数是（ ） A．4个 B．8个 C．12个 D．16个 14.同步计数器和异步计数器比较，同步计数器的显著优点是 A 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 15.七段显示译码器，当译码器7个输出端状态为abcdefg＝0110011时(高电平有效)，译码器输入状态(8421BCD)码应为(　　) A．0010 B．0011 C．0100 D．0110 16.有一个十进制加法计数器，当输入频率为1Khz的CP脉冲时，则其最高位Q3输出波形的频率为（ ） A.2Khz B.500hz C.250hz D.100hz 17.能实现脉冲延时的电路是（ B ）。 A．多谐振荡器 B．单稳态触发器C．施密特触发器 D.移位寄存器 18.一个计数器的状态变化为：000→100→011→010→001→000，则该计数器是（ ）。 A. 四进制加法计数器 B. 四进制减法计数器 C. 五进制加法计数器 D. 五进制减法计数器 19.如图所示555定时器构成的施密特触发器，稳压二极管VZ稳压值为6 V，电路的回差电压ΔUT为 V。（ ） A.12V B.6V C.4V D.3V 20.如图所示NE555组成的多谐振荡器，如果调节可调电阻R2向上滑动，那么会使（ ） A.周期变小 A.频率变大 C.输出高电平脉宽变大 D.输出低电平脉宽变大 第19题图 第20题图 二、填空题（本大题共20空，每空1分，共20分，将符合题目要求的内容填答在对应的答题卡上。) 21.时序逻辑电路由电路 和 电路两在部分组成。 22.时序逻辑电路按触发器时钟端的连接方式不同可以分为(同步时序逻辑电路)和(异步时序逻辑电路)两类。 23.当D触发器的输入端D与 相连时，能实现计数（翻转）功能。 24.各类集成触发器中， 触发器的逻辑功能最为齐全，分别具有置0、置1、保持和计数功能。 25.在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的 空翻 ，触发方式为主从式或边沿式的触发器不会出现这种现象。 26.一个JK触发器Q=1，要使得CP脉冲到来后Q输出变为0，则J= 、K= 。 27.把一个五进制计数器和一个六进制计数器串联，可以得到 进制计数器。 28.四位扭环型移位寄存器构成的扭环行计数器，其有效状态共有 个，无效状态共有 个。 29.左移寄存器的初态Q3Q2Q1Q0=1001，若要存入的四位数码D3D2D1D0=1110，当经过2个CP脉冲后，寄存器的输出状态Q3Q2Q1Q0= 。 30. 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。 31.如图所示NE555芯片一共有8个引脚，其中1脚为电源负接地端、2脚为低电平触发端端、3脚为 输 出 端 、4脚为 外部复位端 、5脚为外部电压控制端、6脚为高电平触发端、7脚为放电端、8脚为电源正端。 第30题图 第31题图 32.如图所示，R1＝40 kΩ，R2＝30 kΩ，VCC＝5 V，C1＝C2＝0.01 μF，输出信号uo的频率约为________KHz。 三、综合题（本大题共7小题，32、33、34每题5分，35、36每题7分，37题6分，38题5分，共40分） 33.电路如图所示，已知输入端 ,的电压波形，试画出与之对应的和的波形。（本题共5分） 34.电路如图所示，在输入信号作用下，画出对应的输出波形。（触发器为边沿JK触发器，且初态为0）。（本题共5分） 35.如下图所示边沿D触发器，设初态为0。根据CP脉冲及A输入波形画出Q波形。（本题共6分） 3. 由四位二进制计数器74161及门电路组成的时序电路如图所示，其中74161的功能表如表所示。画出状态转换图，指出该电路的功能。（本题共6分） CP EP ET D3 D2 D1 D0 Q3 Q2 Q1 Q0 × 0 × × × × × × × 0 0 0 0 ↑ 1 0 × × A B C D A B C D × 1 1 0 × × × × × 保 持 × 1 1 × 0 × × × × ↑ 1 1 1 1 × × × × 计 数 36.如图所示由3个JK触发器组成的时序电路，各触发器初始状态为0。（本题共12分） （1）写出驱动方程；（3分） （2）填写该电路在8个CP脉冲作用后的状态表；（3分） （3）并画出Q1Q2Q3的波形图；（3分） （4）电路功能（3分） （1）写出驱动方程 （2）电路状态表 （3） Q1、Q2、Q3波形图 CP脉冲 Q3 Q2 Q1 0 0 0 0 1 2 3 4 5 6 7 8 37. 如图所示555时基电路组成的施密特触发器电路，电源电压VCC=15V，输入波形ui如图所示，画出输出波形uO，并且在输入波形虚线处标出电压值。（本题共6分） 学科网（北京）股份有限公司 � � 74161� � 1� 1� 1� 1� 0� 0� 0� ��� &� $