《电子技术模块》时序逻辑电路-常考题训练卷 2026版湖南省电工电子类专业 考纲百套卷 第90卷

编写说明：2026版《电工电子类考纲百套卷》 依据湖南省职教高考《电工电子类专业综合知识考试基本要求及考试大纲》编写。本套试卷由三个部分106份试卷组成。第一部分针对两个必考模块编写了52份知识点训练卷和24份常考题训练卷，第二部分针对两个选考模块编写了16份知识点训练卷和4份常考题训练卷，第三部分分两个专业类编写了10份专业综合训练卷。 本试卷是《电工电子类考纲百套卷》的第90卷，必考模块电子技术——时序逻辑电路。 ①基本知识：RS、JK、D、T 触发器的逻辑符号和功能。 ②基本技能：转换触发器类型；画输出状态波形图；分析简单时序电路功能。 ③综合应用：用集成计数器组成其他计数器；排除时序电路故障。 2026版 湖南省《电工电子类考纲百套卷》 第90卷 知识模块 2.电子技术模块 8.时序逻辑电路 常考题训练卷 考试时间60分钟 满分100分 班级 姓名 学号 成绩 一、单项选择题（本大题共20小题，每小题2分，共40分） 1.下图所示触发器逻辑符号中，同时包含复位端（R (—)D）和时钟脉冲（CP），其复位端有效电平及触发器触发方式正确的是（ ） A. 复位端高电平有效，上升沿触发 B. 复位端低电平有效，上升沿触发 C. 复位端高电平有效，下降沿触发 D. 复位端低电平有效，下降沿触发 2.用万用表测量触发器静态工作电流时，电源电压 5V，测得总电流为 8mA（额定 3mA），可能的故障是（ ） A. 某一输入端悬空 B. 输出端接反 C. 两个触发器封装在一起（正常） D. 电源端接反 3.示波器观测时序电路时，波形出现严重失真，且探头接地线未连接，故障原因是（ ） A. 探头衰减比错误 B. 接地环路引入干扰 C. 触发电平过高 D. 输入信号幅度不足 4.同步时序电路和异步时序电路比较，其差异在于后者（ ） A. 没有触发器 B. 没有稳定状态 C. 没有统一的时钟脉冲控制 D. 输出只与内部状态有关 5.74LS192 组成的加法计数器，计数到 1001 后，下一个时钟触发的状态及进位输出是（ ） A. 0000，进位 1 B. 1010，进位 0 C. 0000，进位 0 D. 1010，进位 1 6.异步时序电路中，前级触发器状态更新滞后后级，原因是（ ） A. 前级时钟延迟 B. 后级使能端提前有效 C. 前级输出负载过重 D. 后级触发器响应更快 7.T 触发器转换为 RS 触发器时，需通过逻辑门将 R、S 信号转换为 T 输入，若 R=1、S=0 时输出不置 0，故障是（ ） A. 与非门输出开路 B. R 端未接限流电阻 C. S 端信号反相 D. T 端始终接低电平 8.两片 74LS192 级联实现 60 进制加法计数（10×6），后级的使能端应接（ ） A. 前级的进位输出端 B. 前级的输出端 Q₃ C. 固定高电平 D. 系统时钟端 9.用触发器设计一个24进制的计数器，至少需要（ ）个触发器 A. 3 B. 4 C. 5 D. 6 10.测试同步 D 触发器时，时钟、输入 D 正常，但输出始终跟随输入延迟 1 个时钟周期，故障是（ ） A. 触发器为边沿触发（应为电平触发） B. 使能端未有效 C. 输出端接有电容负载 D. 输入 D 端接反 11.基本 RS 触发器（高电平有效）接成自保持电路，当 S=1、R=0 触发后，S 回到 0，输出状态是（ ） A. 0（保持） B. 1（保持） C. 0（翻转） D. 1（翻转） 12.74LS192 采用反馈清零法组成 7 进制减法计数器，清零信号应取自（ ） A. 0000 B. 0110 C. 0111 D. 1000 13.时序电路故障中，用万用表测触发器输出端，电压在 2~3V 之间波动（电源 5V），故障是（ ） A. 输出端悬空 B. 输入信号不稳定 C. 触发器处于亚稳态 D. 时钟信号缺失 14.下列电路中，需同时使用触发器和计数器的是（ ） A. 二分频电路 B. 10 进制计数显示电路 C. 单稳态延时电路 D. 4 位数据存储电路 15.74LS192 的异步清零端（CR）为低电平，置数端（LD̅）为低电平，时钟接加法端（UP），此时计数器（ ） A. 加法计数 B. 同步置数 C. 异步清零 D. 保持 16.下图所示电路中，D 触发器与 RC 电路组合实现的功能是（ ） A. 微分型单稳态电路 B. 积分型多谐振荡器 C. 施密特触发器 D. 十进制计数器 17.用万用表测量触发器输入引脚的对地电阻，若某引脚电阻为无穷大，故障是（ ） A. 引脚开路 B. 引脚短路到电源 C. 内部三极管截止 D. 外部电路未接入 18.74LS192 的加法计数端（UP）接时钟，减法计数端（DOWN）接高电平，使能端（CT）为低电平，此时计数器（ ） A. 加法计数 B. 减法计数 C. 保持 D. 清零 19.设计一个 2Hz 的方波发生器，时钟为 16Hz，需用触发器组成的分频电路级数是（ ） A. 2 级（4 分频） B. 3 级（8 分频） C. 4 级（16 分频） D. 5 级（32 分频） 20.时序电路中，计数器输出通过二极管与门反馈到清零端，目的是（ ） A. 产生固定清零信号 B. 实现可变进制计数 C. 抑制清零毛刺 D. 延长清零时间 二、填空题（本大题共10小题，每小题2分，共20分） 1.集成触发器的动态参数中，______是指时钟触发到输出稳定的时间，______是指输入信号需提前时钟的时间。 2.用万用表测试触发器时，若测得输入电阻为 0，需先断开______，再判断是否为______故障。 3.示波器测量时序波形时，“时基” 旋钮调节______，若波形显示过密，需______时基档位。 4.74LS192 的进位输出端在______状态时有效，借位输出端在______状态时有效。 5.触发器构成的移位寄存器，若要实现数据左移，需将前级的______端接后级的______端。 6.用 74LS192 组成 48 进制计数器，需______片芯片，采用______进制（高位）和______进制（低位）组合。 7.时序电路故障诊断的 “分段排查法” 是指将电路按______分为若干模块，逐一测试______是否正常。 8.同步 D 触发器的空翻现象是指在______期间，输入信号变化导致输出______。 9.集成计数器的 “模值修正” 是指通过______或______调整计数循环，实现非标准进制。 10.触发器的静态参数包括______、______和输入输出电平，动态参数包括传输延迟和建立时间。 三、计算题（本大题共2小题，每小题10分，共20分） 1.写出电路的驱动方程。 2.列出电路的状态方程。 四、综合应用题（本大题1小题，共20分） 1.试分析如图时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图。A为输入逻辑变量。 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $$ 编写说明：2026版《电工电子类考纲百套卷》 依据湖南省职教高考《电工电子类专业综合知识考试基本要求及考试大纲》编写。本套试卷由三个部分106份试卷组成。第一部分针对两个必考模块编写了52份知识点训练卷和24份常考题训练卷，第二部分针对两个选考模块编写了16份知识点训练卷和4份常考题训练卷，第三部分分两个专业类编写了10份专业综合训练卷。 本试卷是《电工电子类考纲百套卷》的第89卷，必考模块电子技术——时序逻辑电路。 ①基本知识：RS、JK、D、T 触发器的逻辑符号和功能。 ②基本技能：转换触发器类型；画输出状态波形图；分析简单时序电路功能。 ③综合应用：用集成计数器组成其他计数器；排除时序电路故障。 2026版 湖南省《电工电子类考纲百套卷》 第89卷 知识模块 2.电子技术模块 8.时序逻辑电路 常考题训练卷 考试时间60分钟 满分100分 班级 姓名 学号 成绩 一、单项选择题（本大题共20小题，每小题2分，共40分） 1.下图所示触发器逻辑符号中，置位端（S̅）的有效方式是（ ） A. 高电平有效 B. 低电平有效 C. 上升沿有效 D. 下降沿有效 【答案】B 2.用万用表电阻档测试 D 触发器时，若测得输出端 Q 与 Q̅之间电阻为 0Ω，可能的故障是（ ） A. 器件正常 B. Q 与 Q̅内部短路 C. Q 端开路 D. Q̅端接触不良 【答案】B 3.利用真值表推导 JK 触发器转换为 D 触发器的逻辑关系时，当 D=0，JK 的输入组合应满足（ ） A. J=0，K=0 B. J=0，K=1 C. J=1，K=0 D. J=1，K=1 【答案】B 4. 时序逻辑电路特点中， 下列叙述正确的是 。 A. 电路任一时刻的输出只及当时输入信号有关； B. 电路任一时刻的输出只及电路原来状态有关； C. 电路任一时刻的输出及输入信号和电路原来状态均有关； D. 电路任一时刻的输出及输入信号和电路原来状态均无关。 【答案】C 5.T 触发器的特性方程 Qⁿ⁺¹=T⊕Qⁿ，当 T=0 时体现的功能是（ ） A. 置 0 B. 置 1 C. 保持原状态 D. 翻转原状态 【答案】C 6.74LS160（同步十进制加法计数器）的异步清零端（CR̅）为低电平时，清零需满足的条件是（ ） A. 立即清零，无需时钟 B. 等待时钟上升沿触发 C. 等待时钟下降沿触发 D. 使能端为低电平 【答案】A 7.同步时序电路与异步时序电路的核心差异体现在（ ） A. 所用触发器数量不同 B. 时钟信号的触发同步性 C. 输出与输入的依赖关系 D. 电源电压的需求不同 【答案】B 8.用 74LS160 组成加法计数器时，使能端（ENP、ENT）应接（ ） A. 均接低电平 B. ENP 接高电平，ENT 接低电平 C. 均接高电平 D. ENP 接低电平，ENT 接高电平 【答案】C 9.下图为 D 触发器的输入输出波形，第 3 个 CP 脉冲后 Q 的状态是（ ） A. 0 B. 1 C. 不定 D. 与 D 信号相反 【答案】B 10.测试集成 T 触发器功能时，时钟脉冲正常，T=1 时输出不翻转，最可能的故障是（ ） A. 电源未接入 B. 触发器内部触发结构损坏 C. 输出端接反 D. 时钟端接错为上升沿触发 【答案】B 11.基本 RS 触发器（高电平有效）当 S=1、R=0 时，输出 Q 的状态是（ ） A. 0 B. 1 C. 保持原状态 D. 不定 【答案】B 12.用异步清零法设计 N=9 的进制计数器，若采用 74LS160（模 10），反馈信号应取自（ ） A. 0111（7） B. 1000（8） C. 1001（9） D. 1111（15） 【答案】C 13.用示波器观测时序电路时，若输入 CP 波形正常，输出波形仅在部分 CP 沿更新，可能的故障是（ ） A. 触发器使能端间歇性失效 B. 输入信号过弱 C. 示波器触发方式错误 D. 电源纹波过大 【答案】A 14.两片 74LS160 异步级联组成计数器，前级的进位输出端应接后级的（ ） A. 时钟端 B. 使能端 C. 清零端 D. 置数端 【答案】A 15.下列触发器中，可同时避免空翻和一次变化现象的是（ ） A. 主从 JK 触发器 B. 边沿 D 触发器 C. 同步 RS 触发器 D. 基本 RS 触发器 【答案】B 16.74LS160 的进位输出端（CO）在ENT=1 且计数器状态为（ ）时输出高电平 A. 0000 B. 0111 C. 1001 D. 1111 【答案】C 17.下图所示电路中，JK 触发器通过逻辑门转换后，实现的功能是（ ） A. T 触发器 B. D 触发器 C. T' 触发器 D. RS 触发器 【答案】B 18.用万用表直流电压档测试触发器时，若电源电压为 5V，测得 Q 端电压为 0.2V，该状态属于（ ） A. 高电平正常 B. 低电平正常 C. 高电平异常 D. 低电平异常 【答案】B 19.74LS160 的同步置数端（LD̅）为低电平时，置数操作的触发条件是（ ） A. 立即置数 B. 时钟上升沿 C. 时钟低电平期间 D. 使能端为低电平 【答案】B 20.设计计数起始值为 0101 的 6 进制计数器，优先选择的方法是（ ） A. 反馈清零法（74LS160） B. 反馈置数法（74LS160） C. 异步级联法（两片 74LS161） D. 同步级联法（两片 74LS192） 【答案】B 二、填空题（本大题共10小题，每小题2分，共20分） 1.触发器按触发方式分类，可分为电平触发、______触发和______触发三大类。 【答案】边沿；主从 2.用万用表测试集成触发器时，测量引脚与地之间的电阻前，需先______电路电源，防止损坏表头。 【答案】断开 3.将 JK 触发器转换为 D 触发器，需在 K 端串联______个非门，输入信号为______（用 D 表示）。 【答案】1；D 4.时序电路故障分析中，若示波器显示输出波形幅度偏小，应重点检查______电压和______端负载。 【答案】电源；输出 5.74LS190 作为同步十进制计数器，其减法借位输出端在计数到______（十进制）时输出有效信号。 【答案】0 6.绘制边沿型触发器输出波形时，需先明确触发器的______和______，再逐次推导状态。 【答案】触发边沿（上升沿 / 下降沿）；初始状态 7.用 74LS160 组成 12 进制计数器，需采用______片芯片进行级联，级联时后级的______端应接前级进位输出。 【答案】2；时钟 8.分析简单时序电路的完整步骤：写驱动方程→写______→写输出方程→列状态转换表→画状态转换图→确定功能。 【答案】状态方程 9.用示波器观测时序电路时，为稳定显示波形，需将______信号接入示波器的触发端，并选择合适的______（耦合方式）。 【答案】时钟；触发耦合（或 AC 耦合） 10.两片集成计数器异步级联时，前级计数器的______信号作为后级计数器的______信号，实现计数范围扩展。 【答案】进位（或借位）输出；时钟输入 三、计算题（本大题共2小题，每小题10分，共20分） 1.电路如图a所示，设各触发器的初始状态均为1，试在图b中画出对应的输出Q1、Q2的波形图。 【答案】 2.已知计数器的输出端 Q2、Q1、Q0的输出波形如图所示，试画出对应的状态图，并分析该计数器为几进制计数器。 【答案】状态转换关系为:101→010→011→000→100→001→110。该计数器为七进制计数器 四、综合应用题（本大题1小题，共20分） 1.分析图示时序电路的逻辑功能，假设电路初态为000，如果在CP的前六个脉冲内，D端依次输入数据为1，0，1，0，0，1，则电路输出在此六个脉冲内是如何变化的? 【答案】 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $$