《电子线路》-常考题训练 2026版安徽省电子信息类专业 考纲百套卷 第88卷

编写说明：2026版安徽省《电子信息类考纲百套卷》 依据安徽省对口招生《电子与信息大类（电子信息类）专业理论考试纲要》编写。本套试卷由103份试卷共三个部分组成。第一部分是根据考纲的知识与技能要点，编写的71份知识点训练卷；第二部分针对三门课程，编写的22份常考题训练卷；第三部分参考安徽省历年电子信息类专业课考试真题，编写了10份专业综合训练卷。 本试卷是《电子信息类考纲百套卷》的88卷，为《电工基础》常考题训练卷，其内容包括五个部分：一 数制与逻辑代数，二 逻辑门电路，三 组合逻辑电路，四 集成触发器，五 时序逻辑电路。 2026版安徽省《电子信息类考纲百套卷》第88卷 电子线路 常考题训练卷 考试时间60分钟 满分100分 班级 姓名 学号 成绩 一、填空题(每小题2分，共5小题；共10分） 1. CMOS门电路在静态时功耗极低，这是因为其内部采用互补MOSFET结构；一个典型应用场景是______设备（如智能手机），因其特性包括高噪声容限和______。 【答案】便携式电子；低功耗 【解析】CMOS门电路在静态时功耗极低，这是因为其内部采用互补MOSFET结构；一个典型应用场景是便携式设备（如智能手机），因其特性包括高噪声容限和高输入阻抗。 2. TTL与非门的典型特性：输出低电平电压 VOL≤ ______V（标准值），输入悬空时相当于逻辑______电平。 【答案】0.4；1 【解析】TTL标准输出低电平VOL≤0.4 V；输入悬空时，相当于接入高电平（逻辑1）。 3. 七段数码管显示字符“E”时，段码 a,b,c,d,e,f,g= ________ （按顺序填写1或0，共阴极接法）。驱动该显示的译码器输入8421BCD码“1100”（非法码）时，输出全灭是因________功能生效。 【答案】1001111；消隐（或灭灯） 【解析】共阴极数码管“E”对应段亮：a,d,e,f,g → 段码1001111（a=1, b=0, c=0, d=1, e=1, f=1, g=1）；输入非法码“1100”（12）时，译码器自动熄灭显示，防止误读（消隐功能）。 4. 边沿D触发器在CLK的__________沿触发，若D=1、Qn=0，则触发后Qn+1= __________。 【答案】上升（或下降，需指定）、1 【解析】 D触发器特性Qn+1==D，上升沿触发后Q更新为1。 5. 用4位二进制计数器74LS161构成模12计数器，需采用__________法（填“同步置数”或“异步清零”），反馈值应为__________（二进制）。 【答案】 同步置数、1011（或二进制11） 【解析】 模12需从0计到11，同步置数法在计数到11（1011）时置入0。 二、单项选择题（请在下列各题选项中选出最符合题意的一项，将代表该选项的字母填在下面相应的答题位置。每题2分，计15小题；共30分） 1. 下列哪个场景不适合使用CMOS门电路？（ ） A. 电池供电的便携设备 B. 高频数字系统 C. 高噪声工业环境 D. 超低功耗待机电路 【答案】B 【解析】CMOS在高频下功耗急剧增加，且延迟较大，高频系统通常选用TTL或ECL。 2. 由D触发器构成的4位寄存器，当时钟CP上升沿到达时，（ ） A. 输入数据锁存到输出 B. 输出数据清零 C. 数据左移一位 D. 数据右移一位 【答案】A 【解析】D触发器在CP边沿将输入D的值传递到输出Q，实现数据锁存。 3. 用74LS90构成十进制计数器，应连接为（ ） A. 模2 + 模5 B. 模5 + 模2 C. 模10直接计数 D. 模4 + 模3 【答案】A 【解析】74LS90内部为模2+模5，需级联成十进制。 4. CMOS电路输入引脚接10kΩ电阻到地，该引脚逻辑值为（ ） A. 0 B. 1 C. 高阻 D. 不确定 【答案】A 【解析】CMOS输入通过电阻接地，视为低电平。 5. 若某存储器的地址范围为0000H～3FFFH，其存储单元数量是（ ） A. 212 B. 214 C. 216 D. 4×210 【答案】B 【解析】3FFFH = 16383，单元数=16384=214。 6. 同步时序电路与异步时序电路的主要区别在于（ ） A. 是否有记忆功能 B. 时钟信号连接方式 C. 输出是否依赖输入 D. 是否使用JK触发器 【答案】B 【解析】同步：统一时钟；异步：无统一时钟或分级触发。 7. 逻辑函数 F=A+的最简形式是（ ） A. A B. B C. A+B D.  【答案】C 【解析】F=A+B=A(1+B)+B=A+AB+B=A+B。 8. T'触发器每来一个CP脉冲，输出（ ） A. 翻转一次 B. 置0 C. 置1 D. 保持 【答案】A 【解析】1T'触发器是T=1的特例，每CP脉冲翻转一次。 9. 用74HC161设计模12计数器，反馈清零法设计时，反馈信号应取自（ ） A. Q3Q2 B. Q3Q2Q0 C. Q3Q1Q0 D. Q2Q1Q0 【答案】B 【解析】模12计数器需计到11（10112）清零。74HC161异步清零端有效信号为即Q3=Q1=Q0=1）。 10. 如图所示，能实现Y=的逻辑门是（ ） A. B. C. D . 【答案】C 【解析】异或门关系。 11. 七段数码显示译码器输入为8421BCD码，当输入为1001时，显示段a~g的电平为（共阴极）（ ） A. a高，其余低 B. g低，其余高 C. b、c段高 D. 全段高 【答案】B 【解析】输入1001对应十进制9，共阴极显示时g段需低电平（熄灭），其余段高电平点亮。 12. TTL门驱动CMOS门时，若VCC=5V，应采取什么措施？（ ） A. 直接连接 B. 在TTL输出端接上拉电阻至5V C. 在CMOS输入端接下拉电阻至GND D. 使用电平转换芯片 【答案】B 【解析】TTL输出高电平(VOH)仅2.4V，低于CMOS要求的3.5V，需接上拉电阻至5V提升电平。 13. 异步二进制加法计数器中，触发器的连接方式为（ ） A. 级联，时钟串联 B. 并联，时钟并联 C. 级联，时钟并联 D. 并联，时钟串联 【答案】A 【解析】异步计数器中，除最低位触发器外，其他触发器的时钟来自前一级的输出，故为级联且时钟串联。 14. 以下选项图中电路连接和给定逻辑功能都正确的是（ ） A. B. C. D . 【答案】C 【解析】选项A实际为Y=，选项B为Y=，选项D输出端直接接电源，导致输出始终为高电平，无法实现Y=A+B。 15. 数字钟电路中，秒信号通常由什么计数器实现？（ ） A. 同步十进制 B. 异步二进制 C. 同步二进制 D. 异步十进制 【答案】A 【解析】数字钟的秒部分需60进制计数，通常由同步十进制计数器（如74LS160）级联实现，确保时钟同步。 三、双项选择题(每小题3分，共5小题；共15分） 1. 关于CMOS门电路的特性，以下正确的是（ ） A. 静态功耗极低，但动态功耗随频率升高而增大 B. 噪声容限仅取决于电源电压，与器件参数无关 C. 传输延迟时间小于TTL电路，适合高频应用 D. 输出逻辑电平与电源电压无关，具有标准定义 【答案】AD 【解析】噪声容限与阈值电压相关，B错误；CMOS延迟大于TTL，C错误。 2. 基本RS触发器功能表中，当S=1,R=0时（ ） A. Q=1 B. Q=0 C. 状态保持 D. 禁止状态 【答案】AB 【解析】S=1置位（Q=1），R=0复位（Q=0），但实际电路中需避免S=R=0。 3. 以下真值表对应的逻辑表达式可简化为（ ） A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A. Y=A+B+C B. Y=(A⊕B)⊕C C. Y=AB+AC+BC D. Y=(A+B)⋅C 【答案】BC 【解析】由真值表可知，Y为1的条件是A、B、C中至少两个为1（三人表决电路）。 选项C为“多数表决”的标准表达式，选项B为异或逻辑的扩展（奇偶校验），与真值表一致。选项A和D无法满足所有条件。 4. 用8选1数据选择器（74LS151）实现函数 F(A,B,C)=∑m(1,3,5,7)。正确的数据输入端（D0~D7）配置为（ ） A. D1=D3=D5=D7=1，其余为0 B. D0=D2=D4=D6=1，其余为0 C. 控制端A2=A, A1=B, A0=C D. 控制端A2=C, A1=B, A0=A 【答案】AD 【解析】74LS151的控制端为A2(最高位)、A1、A0（最低位），对应二进制地址。 函数F=∑m(1,3,5,7) 的二进制地址为001、011、101、111，故D1、D3、D5、D7接1。 控制端需按高位到低位排列：A2=C, A1=B, A0=A。 5. 分析某编码器电路的功能。根据电路图写出逻辑表达式后，下一步需完成（ ） A. 列出真值表并化简 B. 直接写出电路功能 C. 绘制卡诺图并化简 D. 测试所有输入组合 【答案】AC 【解析】组合逻辑电路分析步骤：写表达式→化简或变换→列真值表/卡诺图→确定功能。 四、判断题(每小题2分，共10小题；共20分） 1. TTL与非门的典型电路由多发射极晶体管和推挽输出级组成，输入全高时输出低电平。（ ） 【答案】√ 【解析】TTL与非门内部结构包括输入级（多发射极晶体管）、中间放大级和推挽输出级。功能上，输入全高（逻辑1）时，输出为低电平（逻辑0），符合与非门逻辑：输出 = NOT (AND 输入)。 2. 数码寄存器由一组D触发器构成，用于暂存二进制数据，并在时钟上升沿更新。（ ） 【答案】√ 【解析】数码寄存器核心是并行D触发器（如74HC175），每个触发器存储一位数据。逻辑图中，数据输入（D）、时钟（CLK）和输出（Q）清晰可见，时钟边沿触发数据锁存，符合定义。 3. 二进制数 1011.011 对应的十进制数是 11.375。（ ） 【答案】× 【解析】二进制转十进制： 1×23+0×22+1×21+1×20+0×2-1+1×2-2+1×2-3=8+0+2+1+0+0.25+0.125=11.375。 4. TTL与非门的输入端悬空时，相当于输入逻辑高电平。（ ） 【答案】√ 【解析】TTL与非门输入端悬空时，内部晶体管截止，等效为输入高电平（逻辑1）。 5. 异步二进制计数器各触发器的时钟信号来源相同。（ ） 【答案】× 【解析】异步计数器中各触发器的时钟信号来源不同，后级触发器常由前级输出触发，同步计数器时钟信号则全部相同。 6. 3线-8线译码器（如74LS138）可用作数据分配器。（ ） 【答案】√ 【解析】译码器的使能端接数据输入，地址端接选择信号，即可实现数据分配功能。 7. 七段译码器74LS48可直接驱动共阳极数码管。（ ） 【答案】× 【解析】74LS48输出高电平有效，用于共阴数码管；共阳数码管需用74LS47（低电平有效）。 8. 在多路分配器（DEMUX）中，输入数据根据选择线被路由到指定输出端。（ ） 【答案】√ 【解析】DEMUX 根据选择线将输入数据路由到指定输出端。 9. 在JK触发器中，当J=1、K=1时，在时钟上升沿，Q输出翻转（即取反）。（ ） 【答案】√ 【解析】当 J=K=1 时，时钟边沿触发 Q 翻转。 10. 用74LS161构成模12计数器时，必须采用同步清零法。（ ） 【答案】× 【解析】同步清零（如74LS163）或异步清零（如74LS161）均可实现模12。 五、简答题(共1小题；共5分） 什么是逻辑函数？请用逻辑函数描述一个简单的“多数表决器”电路（假设有三个输入A、B、C，当两个或以上输入为1时，输出Y为1）。写出该逻辑函数的表达式，并解释其在实际电路中的作用。 【解析】逻辑函数是一种数学表达式，用于描述输入逻辑变量与输出逻辑变量之间的关系，输出仅依赖于输入的当前状态，通常用布尔代数表示（如与、或、非等操作）。 多数表决器逻辑函数表达式：Y = AB + AC + BC 实际作用： 在数字电路中，逻辑函数用于简化电路设计，例如在投票系统或故障检测中，通过组合门电路实现决策功能，提高系统可靠性。 六、分析题(每小题10分，共2小题；共20分） 1. 在由边沿JK触发器组成的两个电路，如题图（a）、（b）所示。试分析两个电路在逻辑功能上的相同之处。 （b） Q1 Q2 CP 1J 1K Q C1 1J 1K Q C1 1 Q2 Q1 CP 1J 1K Q C1 1J 1K Q C1 （a） 【解析】相同：两者都是同步三进制计数器，状态循环为00→01→10→00。计数状态转换图如题图答所示。 不同：图（a）能自启动，图（b）不能自启动。当电路处于11状态时，图（b）电路始终保持此状态，不能进入三进制计数的循环状态。而图（a）电路处于11状态时，只要来一个CP脉冲后，会翻转为00状态，并能继续正常计数。 11 00 01 10 2. 在题图所示电路中，设现态Q1Q2Q3=000，分析经5个脉冲作用后，各触发器的输出状态Q1Q2Q3是什么，经过几个脉冲又回到了初始状态。 CP 1D Q C1 Q Q1 Q2 Q3 1D Q C1 1D Q C1 【解析】经过第1个脉冲的上升沿后，输出状态为100。 经过第2个脉冲的上升沿后，输出状态为110。 经过第3个脉冲的上升沿后，输出状态为111。 经过第4个脉冲的上升沿后，输出状态为011。 经过第5个脉冲的上升沿后，输出状态为001。 6个 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $$ 编写说明：2026版安徽省《电子信息类考纲百套卷》 依据安徽省对口招生《电子与信息大类（电子信息类）专业理论考试纲要》编写。本套试卷由103份试卷共三个部分组成。第一部分是根据考纲的知识与技能要点，编写的71份知识点训练卷；第二部分针对三门课程，编写的22份常考题训练卷；第三部分参考安徽省历年电子信息类专业课考试真题，编写了10份专业综合训练卷。 本试卷是《电子信息类考纲百套卷》的88卷，为《电工基础》常考题训练卷，其内容包括五个部分：一 数制与逻辑代数，二 逻辑门电路，三 组合逻辑电路，四 集成触发器，五 时序逻辑电路。 2026版安徽省《电子信息类考纲百套卷》第88卷 电子线路 常考题训练卷 考试时间60分钟 满分100分 班级 姓名 学号 成绩 一、填空题(每小题2分，共5小题；共10分） 1. CMOS门电路在静态时功耗极低，这是因为其内部采用互补MOSFET结构；一个典型应用场景是______设备（如智能手机），因其特性包括高噪声容限和______。 2. TTL与非门的典型特性：输出低电平电压 VOL≤ ______V（标准值），输入悬空时相当于逻辑______电平。 3. 七段数码管显示字符“E”时，段码 a,b,c,d,e,f,g= ________ （按顺序填写1或0，共阴极接法）。驱动该显示的译码器输入8421BCD码“1100”（非法码）时，输出全灭是因________功能生效。 4. 边沿D触发器在CLK的__________沿触发，若D=1、Qn=0，则触发后Qn+1= __________。 5. 用4位二进制计数器74LS161构成模12计数器，需采用__________法（填“同步置数”或“异步清零”），反馈值应为__________（二进制）。 二、单项选择题（请在下列各题选项中选出最符合题意的一项，将代表该选项的字母填在下面相应的答题位置。每题2分，计15小题；共30分） 1. 下列哪个场景不适合使用CMOS门电路？（ ） A. 电池供电的便携设备 B. 高频数字系统 C. 高噪声工业环境 D. 超低功耗待机电路 2. 由D触发器构成的4位寄存器，当时钟CP上升沿到达时，（ ） A. 输入数据锁存到输出 B. 输出数据清零 C. 数据左移一位 D. 数据右移一位 3. 用74LS90构成十进制计数器，应连接为（ ） A. 模2 + 模5 B. 模5 + 模2 C. 模10直接计数 D. 模4 + 模3 4. CMOS电路输入引脚接10kΩ电阻到地，该引脚逻辑值为（ ） A. 0 B. 1 C. 高阻 D. 不确定 5. 若某存储器的地址范围为0000H～3FFFH，其存储单元数量是（ ） A. 212 B. 214 C. 216 D. 4×210 6. 同步时序电路与异步时序电路的主要区别在于（ ） A. 是否有记忆功能 B. 时钟信号连接方式 C. 输出是否依赖输入 D. 是否使用JK触发器 7. 逻辑函数 F=A+的最简形式是（ ） A. A B. B C. A+B D.  8. T'触发器每来一个CP脉冲，输出（ ） A. 翻转一次 B. 置0 C. 置1 D. 保持 9. 用74HC161设计模12计数器，反馈清零法设计时，反馈信号应取自（ ） A. Q3Q2 B. Q3Q2Q0 C. Q3Q1Q0 D. Q2Q1Q0 10. 如图所示，能实现Y=的逻辑门是（ ） A. B. C. D . 11. 七段数码显示译码器输入为8421BCD码，当输入为1001时，显示段a~g的电平为（共阴极）（ ） A. a高，其余低 B. g低，其余高 C. b、c段高 D. 全段高 12. TTL门驱动CMOS门时，若VCC=5V，应采取什么措施？（ ） A. 直接连接 B. 在TTL输出端接上拉电阻至5V C. 在CMOS输入端接下拉电阻至GND D. 使用电平转换芯片 13. 异步二进制加法计数器中，触发器的连接方式为（ ） A. 级联，时钟串联 B. 并联，时钟并联 C. 级联，时钟并联 D. 并联，时钟串联 14. 以下选项图中电路连接和给定逻辑功能都正确的是（ ） A. B. C. D . 15. 数字钟电路中，秒信号通常由什么计数器实现？（ ） A. 同步十进制 B. 异步二进制 C. 同步二进制 D. 异步十进制 三、双项选择题(每小题3分，共5小题；共15分） 1. 关于CMOS门电路的特性，以下正确的是（ ） A. 静态功耗极低，但动态功耗随频率升高而增大 B. 噪声容限仅取决于电源电压，与器件参数无关 C. 传输延迟时间小于TTL电路，适合高频应用 D. 输出逻辑电平与电源电压无关，具有标准定义 2. 基本RS触发器功能表中，当S=1,R=0时（ ） A. Q=1 B. Q=0 C. 状态保持 D. 禁止状态 3. 以下真值表对应的逻辑表达式可简化为（ ） A B C Y 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A. Y=A+B+C B. Y=(A⊕B)⊕C C. Y=AB+AC+BC D. Y=(A+B)⋅C 4. 用8选1数据选择器（74LS151）实现函数 F(A,B,C)=∑m(1,3,5,7)。正确的数据输入端（D0~D7）配置为（ ） A. D1=D3=D5=D7=1，其余为0 B. D0=D2=D4=D6=1，其余为0 C. 控制端A2=A, A1=B, A0=C D. 控制端A2=C, A1=B, A0=A 5. 分析某编码器电路的功能。根据电路图写出逻辑表达式后，下一步需完成（ ） A. 列出真值表并化简 B. 直接写出电路功能 C. 绘制卡诺图并化简 D. 测试所有输入组合 四、判断题(每小题2分，共10小题；共20分） 1. TTL与非门的典型电路由多发射极晶体管和推挽输出级组成，输入全高时输出低电平。（ ） 2. 数码寄存器由一组D触发器构成，用于暂存二进制数据，并在时钟上升沿更新。（ ） 3. 二进制数 1011.011 对应的十进制数是 11.375。（ ） 4. TTL与非门的输入端悬空时，相当于输入逻辑高电平。（ ） 5. 异步二进制计数器各触发器的时钟信号来源相同。（ ） 6. 3线-8线译码器（如74LS138）可用作数据分配器。（ ） 7. 七段译码器74LS48可直接驱动共阳极数码管。（ ） 8. 在多路分配器（DEMUX）中，输入数据根据选择线被路由到指定输出端。（ ） 9. 在JK触发器中，当J=1、K=1时，在时钟上升沿，Q输出翻转（即取反）。（ ） 10. 用74LS161构成模12计数器时，必须采用同步清零法。（ ） 五、简答题(共1小题；共5分） 什么是逻辑函数？请用逻辑函数描述一个简单的“多数表决器”电路（假设有三个输入A、B、C，当两个或以上输入为1时，输出Y为1）。写出该逻辑函数的表达式，并解释其在实际电路中的作用。 六、分析题(每小题10分，共2小题；共20分） 1. 在由边沿JK触发器组成的两个电路，如题图（a）、（b）所示。试分析两个电路在逻辑功能上的相同之处。 （b） Q1 Q2 CP 1J 1K Q C1 1J 1K Q C1 1 Q2 Q1 CP 1J 1K Q C1 1J 1K Q C1 （a） 2. 在题图所示电路中，设现态Q1Q2Q3=000，分析经5个脉冲作用后，各触发器的输出状态Q1Q2Q3是什么，经过几个脉冲又回到了初始状态。 CP 1D Q C1 Q Q1 Q2 Q3 1D Q C1 1D Q C1 学科网（北京）股份有限公司 学科网（北京）股份有限公司 $$