《电工电子技术与技能》第二十八讲 触发器（课件）浙江省（单独招生考试）

开课老师 时间 触发器 复习课 考纲解读 01 掌握 RS、JK、D、T 触发器的逻辑功能及表示方法，掌握简单时序逻辑电路的分析方法。 考纲解读 一、触发器 触发器是一种具有记忆功能并且其状态能在触发脉冲作用下迅速翻转的逻辑电路，它是构成时序逻辑电路的基础。 触发器 1.RS触发器 基本RS触发器 (1)基本RS触发器的电路组成与逻辑符号。 由两个与非门交叉耦合组成，其电路图和逻辑符号如图所示。另外，还有由或非门构成的基本RS触发器。 触发器 触发器 (2)基本RS触发器的逻辑功能见表所列。 注意点： 端称为置0端或复位端， 端称为置1端；输入端带有小圆圈，表示负脉冲触发，不带小圆圈的为正脉冲触发；由与非门构成的基本RS触发器低电平触发有效。一般不作说明的均为与非门构成。 口诀：全 1 保持全 0 乱，输入不同圈（Q）日（ ）同。 触发器 (3)基本RS触发器的应用。 已知输入 、 的波形，画出经过基本RS触发器后的输出Q的波形如图所示。 同步RS触发器 (1)同步RS触发器的电路组成与逻辑符号。 从基本RS触发器的输出波形看出，Q端输出由输入波形 、 决定。在基本RS触发器上加时钟脉冲控制，这种触发器称为同步RS触发器，又称为“钟控RS触发器”。 和 是低电平输入有效直接置“0”、置“1”端，可以设置触发器的初状态或控制触发器输出，是最高级别的控制端。其电路图和逻辑符号如图所示。 触发器 触发器 (2)同步RS触发器的逻辑功能见表所列。 注意点：同步RS触发器在CP＝1时触发工作，在RS＝0条件下允许工作。 特性方程：Qn＋1＝S＋ Qn。 触发器 (3)基本RS触发器的应用。 已知R、S及CP脉冲，经过同步RS触发器，试画出Q端的信号波形(设Q的初态为0)。 主从RS触发器 (1)主从RS触发器的电路组成与逻辑符号。 从同步RS触发器的波形中发现：CP＝1期间，只要R、S有变化，它的输出状态会不止一次翻转。这种现象称为空翻。为了避免该现象，人们设计主从触发器。它由两个同步RS触发器组成，它分两拍进行，抓住脉冲上升沿、下降沿，第一拍在脉冲上升沿到来时主触发器开始工作，第二拍在脉冲下降沿到来时，从触发器把主触发器的最后状态输出，避免产生计数错误。其电路图及逻辑符号如图所示。 触发器 触发器 (3)基本RS触发器的应用。 设主从RS触发器的输入CP、R、S的波形如图所示，试画出输出端Q的波形(设Q的初态为0)。 (2)逻辑功能与同步RS触发器相同。 注意点：画Q波形时，从下降沿开始画，看下降沿前一状态 2.JK触发器 (1)JK触发器的电路组成与逻辑符号。 主从JK触发器是在主从RS触发器的基础上发展而成的。主从RS触发器的R与Q相连，另一端S与 相连，并在输入端分别加入K端和J 端。它也分两拍进行。主从JK触发器有一次翻转的问题。在逻辑功能上克服了主从RS的不定问题，JK触发器功能齐全，其特性方程为Qn＋1＝JQn＋ Qn。 触发器 触发器 (2)JK触发器的逻辑功能 触发器 (3)JK触发器的应用 已知主从JK触发器的初始状态为0，给出CP、J、K的波形，画出输出Q的波形如图所示。 为了提高触发器的可靠性，增强抗干扰能力，解决主从型触发器的一次翻转问题，常用到边沿触发器。常用边沿触发器有JK触发器，D触发器和T触发器。 JK触发器是一种功能最全的触发器，它具有置0、置1、保持和计数功能。 3.D触发器 (1)D触发器的电路组成与逻辑符号。 将JK触发器的输入端J＝D，K＝ ，这就构成D触发器。D触发器是一种应用十分广泛而且又非常方便的触发器，它仅有一个输入控制端，一个时钟脉冲输入端，它的输出状态仅取决于CP上升沿或下降沿时触发器的状态。 D型触发器具有置0和置1功能，其特性方程为Qn＋1＝D。 触发器 触发器 (2)D触发器的逻辑功能 D Qn＋1 功能 0 0 置0 1 1 置1 (3)D触发器的应用 已知D触发器初始状态为0，CP下降沿触发有效，给出CP、D的波形，画出输出Q的波形如图所示。 4.T触发器 (1)T触发器的电路组成与逻辑符号。 将JK触发器的输入端J、K连接在一起，作为输入端T，这就构成T触发器，T触发器具有保持和计数功能，其特性方程为Qn＋1＝T⊕Qn。当T＝1时，就构成T′触发器，T′触发器只具有计数功能。 触发器 触发器 (2)T触发器的逻辑功能 (3)T触发器的应用 已知T触发器初始状态为1，CP上升沿触发有效，给出CP、T的波形，画出输出Q的波形如图所示。 T Qn＋1 功能 0 Qn 保持 1 翻转(计数) 触发器 类型 逻辑符号 特性方程 真值表及其逻辑功能 RS 触发器   Qn+1=S+Qn RS=0(约束条件)   JK 触发器   Qn+1=J+Qn   R　S Qn+1 逻辑功能 0　0 Qn 保持 0　1 1 置0 1　0 0 置1 1　1 × 不确定 J　K Qn+1 逻辑功能 0　0 Qn 保持 0　1 0 置0 1　0 1 置1 1　1 计数翻转 二、触发器的比较 触发器 类型 逻辑符号 特性方程 真值表及其逻辑功能 D 触发器   Qn+1=D   T 触发器   Qn+1=T+Qn   T' 触发器   Qn+1=   D Qn+1 逻辑功能 0 0 置0 1 1 置1 T Qn+1 逻辑功能 0 Qn 保持 1 计数翻转 T' Qn+1 逻辑功能 1 计数翻转 触发器 三、 JK触发器的演变 JK触发器功能齐全，实际应用中JK触发器可转化为D触发器、T触发器、T′触发器。 历年真题梳理 02 历年考点梳理 考核内容 知识点 近三年题号分布 分值 题型 2022 2023 2024 2022 2023 2024 触发器与时序逻辑电路 RS、JK、D、T触发器的逻辑功能及表示方法 A41 A40 A39、A45 3 3 6 单项选择题 填空题 历年考点梳理 2022 2023 2024 考点：利用D触发器和JK触发器的特性方程。 思路：电路中的触发器一个为D型，一个为JK型，且一个CP上升沿触发有效，另一个CP下降沿触发有效，建议画8个CP下的波形图。 如图所示，若输入时钟脉冲CP的频率为1 kHz，则输出端Q2信号的频率是________。 250 Hz 历年考点梳理 2022 2023 2024 考点：利用状态方程去分析：Qn＋1＝D＝ ＝ (CP↑)。 思路：解题时要注意(CP↑)触发有效，另外绘制波形为 的波形。 如图所示，已知D触发器输入端通过与非门和输出端Q连接，触发器的初始状态Q＝0，则输入CP与输岀端 的波形关系正确的是(　　) 历年考点梳理 2022 2023 2024 如上图所示，CP时钟的频率为2100 Hz，集成同步计数器74LS161功能表见下表所列，Q2输出端的信号频率是(　　) A．300 Hz B．350 Hz C．420 Hz D．525 Hz 清零 预置 使能 时钟 预置数据 输出 CTP CTT CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 0 × × × × × × × × 0 0 0 0 1 0 × × ↑ D C B A D C B A 1 1 0 × × × × × × 保持 1 1 × 0 × × × × × 保持 1 1 1 1 ↑ × × × × 计数 Boss级隐藏题库 03 关卡1、频率为1000 Hz的方波经由三个T触发器组成的分频器后,频率变为　　　　　。 　　　　　　 Boss级隐形题库 解题思路：理解T触发器的功能 125 Hz 关卡2、4个JK触发器可以存储　　　位二进制数。(　　)  A.2 B.4 C.8 D.16 Boss级隐形题库 解题思路：JK触发器的逻辑功能。 答案：B 关卡3、如图所示,当A=0,B=1时,触发器具有的功能是(　　) A.置0 B.置1 C.计数 D.保持 Boss级隐形题库 解题思路：逻辑函数式的运用 答案：A 关卡4、如图所示，已知J＝1，将K端与输出端Q相连，则该触发器具有的功能是________________。 Boss级隐形题库 解题思路：触发器的功能 翻转功能(二分频) 关卡5、由4个JK触发器组成的计数可进行(　　) ①八进制计数；　②九进制计数；　③十二进制计数；　④十六进制计数； ⑤十八进制计数；　⑥二十四进制计数。 A．①③⑤ B．②④⑥ C．①⑤⑥ D．②③④ Boss级隐形题库 解题思路：JK触发器的逻辑功能 答案：D 备考建议 04 备考建议 做卷模拟计时，适当紧张感带入，控制做卷时长，保持节奏、注重规范 列出各考点疑问清单，有计划有目地的学习 “保温”的基础上，加强对知识盲区的攻克。刷基础、刷错题 回归教材,理清框架，查漏补缺 多看教材+多做试题+多思考 这个题目还能怎么改？ 这个知识点还可能出什么题？ 这个知识点在以往试题中，都出现了那些类型？ 不建议挑战难题、怪题、超纲题 $$