《电子技术基础》时序逻辑电路(2)（讲义）河北省电子电工类 考点讲练测

编写说明：河北省《电子电工类专业考点讲练测》专辑，是依据河北省普通高等学校对口招生电子电工类专业考试大纲编写的。紧扣电子电工类专业考试大纲所涉及的三门高考课程的33个考点要求，精心编撰了41套讲练测。每套讲练测的内容均涵盖考点解读、思维导图、知识梳理、师生互动、概念强化题、高考模拟、课堂练习、课堂小结以及课后自测等九个环节。 本讲属于河北省《电子电工类专业考点讲练测》的第31套，包含讲义、课件以及课后自测这三个教学文件，且与之配套使用的还有河北省《电子电工类考纲百套卷》。欢迎各位老师下载使用，并敬请给予宝贵建议。 河北省《电子电工类专业考点讲练测》第31套 【电子技术基础】 时序逻辑电路(2) 讲义 [考纲要求] 1．掌握计数器的功能，了解二进制、十进制计数器电路的组成原理。 2．掌握寄存器工作原理。 3．了解集成计数器的使用常识。 [思维导图] [知识梳理] 1.寄存器 ①寄存器由触发器和门电路组成。 ②寄存器具有接收数据、存放数据、输出数据等功能。一个触发器可以存储一位二进制代码，如要存放N位二进制数码则需用N个触发器。寄存器一般不对存储内容进行处理。 ③寄存器存放数码和读出数码数据的方式有并行和串行两种。 ④寄存器按功能分为基本（数码）寄存器和移位寄存器。 移位寄存器不仅有存放数码的功能，而且有移位传送的功能。所谓移位，就是每当来一个移位正脉冲，触发器的状态便向右或向左移一位。根据移位方向不同，可以分为左移寄存器、右移寄存器和双向移位寄存器。根据移位数据的输入—输出方式不同组合，移位寄存器可以分为串行输入——串行输出、串行输入——并行输出、并行输入—串行输出、并行输入—并行输出。 基本寄存器只有并行输入—并行输出。 2、二进制计数器 统计输入脉冲个数的功能称为计数，能实现计数操作的电路称为计数器。 计数器按计数的进制不同，可以分为二进制计数器、十进制计数器及N 进制计数器；按翻转步调分为同步计数器和异步计数器；按计数数值的增、减情况分为加法计数器和减法计数器。二进制计数器是各种计数器的基础。 种类 电路图 特点 异步二进制加法计数器 1.有的触发器(如第一级)直接输入计数脉冲CP,而有的触发器则是采用其他触发器的输出作为时钟脉冲 2.各触发器的翻转时刻不同，在时间上存在先后次序，异步计数器由此得名 3.当计数器的计数单元级联数较多时，从第一级单元的状态翻转到最后一级单 元的状态翻转所需的时间将较长，为保证计数器正常、准确地计数，计数脉冲的 频率不能太高 异步二进制减法计数器 二进制同步计数器 1.计数脉冲CP同时输入每一级触发器 2.各触发器的翻转时刻相同，在时间上同步进行，同步计数器由此得名 3、十进制计数器 用二进制数码表示十进制数的方法，称为二-十进制编码，即BCD码。 异步十进制加法计数器由四个下降沿触发的JK 触发器组成。计数前，电路应先清零 十进制计数器除了异步十进制加法计数器外，还有可预置数码的十进制计数器 CT74LS160和可预置数码的二-五-十进制计数器CT74LS196。 [师生互动] 1.触发器有_______个稳定状态，它可以记录_______位二进制码，存储8位二进制 信息需要_______个触发器。 【答案】2 1 8 2.时序电路的次态输出不仅与即时输入有关，而且还与_______有关。 【答案】原有逻辑 3.时序逻辑电路一般由_______和_______两部分组成。 【答案】组合逻辑电路 触发器 4.计数器按内部各触发器的动作步调划分，可分为_______计数器和_______计数器。 【答案】同步 异步 5.按进位体制的不同，计数器可分为_______计数器和_______计数器两类;按计数过程中数字增减趋势的不同，计数器可分为_______计数器、_______计数器和_______计数器。 【答案】二进制 十进制 加法 减法 可逆 [概念强化题] 1.移位寄存器不仅可以寄存数码，而且可以实现数据的串、并行转换和处理。 ( ) 【答案】√ 2.任何一个时序电路可能没有组合电路，但一定包含触发器。 ( ) 【答案】√ 3.仅具有置0和置1功能的触发器叫_______ 【答案】D触发器 4.有一个移位寄存器，高位在左，低位在右，要将存放在该移位寄存器中的二进制数乘上十进制数4,则需要将该移位寄存器中的数_______移_______位，需要_______个移位脉冲。 【答案】左 3 3 5.将两片中规模集成电路十进制计数器串联后，最大计数容量为_______位。 【答案】100 6.由8级触发器构成的计数器的模值为_______ 【答案】256 [高考模拟] 1.四个扭环形计数器的有效状态有_______个。 【答案】8 2.从0开始计数的N 进制增量计数器，最后一个状态为_______ 【答案】N-1 3.用D 触发器来构成的12进制计数器，需要_______个D触发器。 【答案】4 4.某电视机水平-垂直扫描发生器需要一个分频器将31500 Hz的脉冲转换为60 Hz的脉冲，欲构成此分频器至少需要_______个触发器。 【答案】10 二、判断题(请在说法正确的题后写√, 说法错误的题后写×) 5.二进制计数器既可以实现计数，也可以用于分频。 ( ) 【答案】√ 6.同步计数器与异步计数器的主要区别在于它们内部的触发器是否同时发生翻转。( ) 【答案】√ 7.时序电路通常包含组合电路和存储电路两个组成部分，其中组合电路必不可少。( ) 【答案】× 8.一组4位二进制数要串行输入移位寄存器，时钟脉冲频率为1 kHz, 则经过4 ms 可转换为4位并行数据输出。( ) 【答案】√ 三、选择题 9.一个5位的二进制加法计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为_______ A.01011 B.01100 C.01010 D.00111 【答案】A 10.同步计数器和异步计数器比较，同步计数器的显著优点是_______。 A.工作速度快 B.触发器利用率高 C.不受时钟CP控制 D.计数量大 【答案】A 11.图所示为某计数器的时序图，由此可判定该计数器为_______ A. 十进制计数器 B. 九进制计数器 C. 四进制计数器 D. 八进制计数器 【答案】A 12.电路如图所示，假设电路中各触发器的当前状态Q₂Q₁Q0为100,则在时钟作用下，触发器下一状态Q₂Q₁Q0为_______ A.101 B.100 C.011 D.000 【答案】C 四、计算题 13.如图所示为某计数器，回答下列问题： （1）欲使，端应为何种电平？ （2）若电路初态，列出在输入脉冲作用下，该电路状态表。 （3）说明该电路的逻辑功能。 【答案】（1）计数器工作前应先清零。欲使，则，即端应为低电平。 （2）按CP脉冲顺序，逐一写出各触发器的状态，便可列出输出端、、的状态表，如表所示。 CP 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 0 0 0 （3）从状态表可以看出，该时序逻辑电路是六进制同步加法计数器。 [课堂练习] 一、填空题 1.时钟有效边沿到来时，输出状态和输入信号相同的触发器叫_______ 【答案】D触发器 2.设集成十进制(默认为8421码)加法计数器的初态为Q₄Q₃Q₂Q₁=1001, 则经过5个CP 脉冲以后计数器的状态为_______ 【答案】0100 3.将某时钟频率为32 MHz的CP变为16 MHz的CP 需要_______个二进制计数器。 【答案】1 4.在各种寄存器中，存放N位二进制数码需要_______个触发器。 【答案】N 二、判断题(请在说法正确的题后写√, 说法错误的题后写×) 5.若4位二进制减量计数器的初始状态为1000,则经过100个CP 脉冲作用之后的状态为0100。 ( ) 【答案】√ 6.用异步清零端构成M进制计数器时，一定要借助过渡状态M来实现反馈清零。( ) 【答案】√ 7.用同步清零端构成M进制计数器时，不需要借助过渡状态就可以实现反馈清零。( ) 【答案】√ 8.若用置数法来构成任意N进制计数器，则在状态循环过程中一定包含一个过渡状态，该状态同样不属于稳定循环状态的范围( ) 【答案】× 三、选择题 9.至少_______74197(集成4位二进制计数器)可以构成M=1212的计数。 A.12片 B.11片 C.3片 D.2片 【答案】C 10.6个触发器构成的寄存器能存放（ ）位数据信号。 A.6 B.12 C.18 D.24 【答案】A 11.模为64的二进制计数器由_______触发器构成。 A.64 位 B.6 位 C.8位 D.32 位 【答案】B 12. 电路如图所示，74LS19是具有异步置数逻辑功能的加减计数器，已知电路的当前状态Q₃Q₂Q₁Q₀ 为1100,则在时钟作用下，电路的下一状态Q₃Q₂Q₁Q0为_______ A.1100 B.1011 C.1101 D.0000 【答案】D 四、计算题 13.如图所示为异步二进制计数器，各触发器的初态均为0，根据输入的时钟脉冲波形画出输出端、、的波形，并说明它是加法计数器还是减法计数器。 【答案】当第一个CP脉冲的下降沿到来时，翻转，由0变成1。而的正跳变信号对触发器不起作用，保持原态不变，也保持原态。计数器的状态为001。当第二个CP脉冲的下降沿到来时，再次翻转，即由1变成0。这时，是负跳变信号，作用到的C端，使状态翻转，由0变成1。的正跳变信号送到的C端，仍保持原态不变。计数器的状态为010。按此规律，每输入一个CP脉冲，的状态就改变一次，而、的状态仅在低一位的输出状态由1变为0时才发生翻转。当第七个脉冲输入后，计数器的状态为111，再输入一个CP脉冲，计数器的状态又恢复为000。则各输出端、、的波形如图所示。 该异步二进制计数器递增计数，而且，从CP脉冲的输入到完成计数状态的转换，各触发器的状态是由低位到高位，逐次翻转的，所以该计数器为异步二进制加法计数器。 【课堂小结】 1．计数器 2．寄存器 6 学科网（北京）股份有限公司 $$