计数器PPT

制作人：曹俐 计 数 器 名教师黄洪刚工作室 计数器功能与分类 1 二进制计数器 2 十进制计数器 3 74LS161集成计数器 4 目录 2 普通高校对口招生电子信息类职业技能考试大纲 1、掌握二进制及其他进制计数器的工作原理。 一、计数器的功能与分类 典型时序逻辑电路：计数器 主要功能：累计输入脉冲个数 应用：计数、分频、定时、顺序控制等 分类： 按进制分：二进制、十进制、N进制计数器； 按钟控方式分：同步、异步计数器； 按数值增减分：加法、减法、可逆计数器。 4 二、二进制计数器——异步二进制加法计数器 异步二进制加法计数器： （1）由若干个触发器和门电路构成； （2）每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器； （3）异步：各触发器的翻转有先有后，称为异步。 四位二进制异步加法计数器 低位 高位 计数器基本单元： 具有翻转功能的触发器。如： 一、计数器的功能与分类 二、二进制计数器——异步二进制加法计数器 异步二进制加法计数器： （1）由若干个触发器和门电路构成； （2）每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器； （3）异步：各触发器的翻转由前向后传递，称为异步。 四位二进制异步加法计数器：需要几位就采用几个触发器 低位 高位 二、二进制计数器——异步二进制加法计数器 以四位二进制异步加法计数器为例： （1）由4个JK触发器构成，FF0是最低位触发器； （2）计数脉冲由FF0的C1端输入，FF0的输出Q0作为触发器FF1的，Q1作为触发器FF2的，Q2作为触发器FF3的； （3）J、K端悬空，相当于J=1、K=1，一旦接收到时钟下降沿信号就发生翻转。 低位 高位 8 二、二进制计数器——异步二进制加法计数器 清零 在开始计数前，先在端加入清零脉冲，使4位二进制数Q3Q2Q1Q0=0000 1000 0001 0010 0011 0100 0101 0110 0111 1001 1010 1011 1100 1101 1110 1111 0000 0000 二、二进制计数器——异步二进制加法计数器 计数脉冲 计数器状态 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 四位二进制异步加法计数器状态表 二、二进制计数器 二进制计数器的最大计数范围： X=2N。其中X表示最大计数范围，N表示基本计数单元个数。 如N=3，则最多可以计算8个钟控信号，从0-7，即（000-111）B 练习：上图的最大计数范围为多少？ 低位 高位 从0000统计到1111，一共可以统计24=16个钟控信号 二、二进制计数器 高考真题：请问下图构成的计数器是同步计数器还是异步计数器？可以统计几位二进制数？ 异步计数器，可以统计三位二进制数，范围从000统计到111，一共23=8个钟控信号。 二、二进制计数器——同步二进制加法计数器 由之前的学习可知，异步触发器中，除了FF0由控制，其余的触发器都由上一级触发器的输出信号控制，触发器数量越多，反应时间就越慢。为了提高计数速度，将4个JK触发器与2个与非门进行连接，各级触发器的C1端连在一起，就可以在的控制下使所有触发器同时动作，这就是同步计数器。 二、二进制计数器——同步二进制加法计数器 （1）FF0每输入一个计数脉冲，就翻转一次，FF0是最低位的触发器； （2）FF1在Q0=1时触发翻转，也就是只有在FF0原状态为1时再作加1计数，产生的进位使高位触发器FF1翻转； 二、二进制计数器——同步二进制加法计数器 （3）FF2在J2=Q0Q1=1时触发翻转，也就是只有在FF0和FF1同时为1时再作加1计数，产生进位使高位触发器FF2翻转； （4）FF3在J3=Q0Q1Q2=1时触发翻转，也就是只有在FF0、FF1和FF2同时为1时再作加1计数，产生进位使高位触发器FF3翻转。 =Q0Q1 =Q0Q1Q2 二、二进制计数器——同步二进制加法计数器 请尝试填写下列四位二进制同步加法计数器的状态表 计数脉冲 计数器状态 Q3 Q2 Q1 Q0 0 0 0 0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 计数脉冲 计数器状态 Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1 16 0 0 0 0 二、二进制计数器 例题：分析如图所示计数器，请问它最多可以统计 个脉冲，若初始状态为0，请列出计数脉冲CP作用下的工作状态表，画出工作波形图。 CP Q0 Q1 01 10 11 00 4 二、二进制计数器——异步二进制减法计数器 异步二进制减法计数器： （1）功能：每输入一个脉冲就进行一次减1运算，也称为递减计数器； （2）试着填写以下状态表（以三位异步二进制减法计数器为例）。 计数脉冲 输出状态 Q2 Q1 Q0 0 0 0 0 1 2 3 4 5 6 7 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 0 二、二进制计数器——异步二进制减法计数器 翻转规律： （1）FF0每输入一个计数脉冲就翻转一次； （2）FF1在Q0由0变1时触发翻转； （3）FF2在Q1由0变1时触发翻转。 FF0由触发 FF1由0触发 FF2由1触发 二、十进制计数器 （1）十进制只有0~9共10个数码，四位二进制数可以表示16个状态，去掉1010~1111的6个状态； （2）试着填写下列状态表： 计数脉冲 二进制数码 十进制数码 计数脉冲 二进制数码 十进制数码 Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 0 0 8 8 1 1 9 9 2 2 10 3 3 11 4 4 12 5 5 13 6 6 14 7 7 15 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 去 掉 二、十进制计数器 电路组成：异步十进制加法计数器与异步二进制加法计数器结构相似，都是由四个JK 触发器构成，主要的差异是需要跳过1010~1111的6个状态。 当第10个CP到来时，Q0由1变0，负跳变脉冲输入FF1和FF3的C1端。因为J1=3=0，所以Q1=0；因为J2=Q1=0，所以Q2=0；因为J3=Q1·Q2=0，所以Q3=0。此时计数器恢复0000，跳过了1010~1111的6个状态，同时Q3输出负跳变进位脉冲。 三、74LS161集成计数器 74LS161：同步四位二进制计数器 1脚：异步清零端，低电平有效 2脚CP：输入钟控信号 3、4、5、6脚ABCD：置数端 7、10脚CTP、CTT：使能端，同为1时计数，任一端0时保持 8脚GND：接地，接电源负极 9脚：控制置数功能，低电平有效 11、12、13、14脚QAQBQCQD：输出信号 15脚RCO：输出进位信号 16脚VCC：接电源正极 三、74LS161集成计数器 清零 预置 使能端 时钟 预置数端 输出 工作模式 CTP CTT CP A B C D QA QB QC QD 0 × × × × × × × × 0 0 0 0 异步清零 1 0 × × ↑ a b c d a b c d 同步置数 1 1 0 × × × × × × 保持 数据保持 1 1 × 0 × × × × × 保持 数据保持 1 1 1 1 ↑ × × × × 计数 加法计数 74LS161功能表 这是一个用两个74LS161构成的计时器，从00开始计数到59，然后自动回到00 三、74LS161集成计数器 三、74LS161集成计数器 由集成计数器构成的分频器：可以降低数字电路的信号频率，例如晶体振荡器产生4096KHZ的高稳定基准信号，输入 集成计数器中：（1）低位输出端就会在每1个时钟信号到来时翻转，相当于二分频输出2048KHZ的系统基准时钟信 号；（2）第二位输出端会在每2个时钟信号到来时翻转，相当于四分频输出1024KHZ的脉冲信号；（3）第三位输出 端相当于八分频输出512KHZ的脉冲信号；（4）最高位输出端相相当于十六分频输出256KHZ的脉冲信号。 4096KHZ 2048KHZ 1024KHZ 512KHZ 256KHZ 感谢您的聆听！ 黄洪刚名教师工作室 开发教师：曹俐 联系QQ：474281904 26 $$