任务7.2 集成计数器（课件）-《电子技术基础》同步教学（人民邮电版）

项目7 时序逻辑电路 任务7.1 时序逻辑电路的分析和设计思路 任务7.2 集成计数器 任务7.3 寄存器 任务7.4 555定时电路 项目导入 时序逻辑电路是数字逻辑电路的重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成。时序逻辑电路在结构以及功能上的特殊性，相比其他种类的数字逻辑电路而言，往往具有难度大、电路复杂并且应用范围广的特点。 时序逻辑电路在工程实际中应用非常广泛，数字钟、交通灯、计算机、电梯的控制盘、门铃和防盗报警系统中都有它的身影。 学习时序逻辑电路，首先要了解时序逻辑电路的功能描述方法和基本分析方法，在此基础上，还需了解时序逻辑电路的设计思路等。 知识目标和技能目标 了解时序逻辑电路的特点,掌握其分析方法;熟悉时序逻辑电路的设计步骤；了解集成计数器的管脚排列图、电路功能、实际应用及芯片扩展应用。 了解常用中规模集成移位寄存器的电路功能与应用；掌握应用Multisim8.0电路仿真软件设计同步时序逻辑电路的技能。 2024/3/26 任务7.2 集成计数器 提出问题 你了解计数器的概念吗？二进制计数器有什么特点？十进制计数又有何特点？什么是集成计数器？你是否能够掌握集成计数器的应用和扩展应用？ 概述 以计数为目的的集成电路称为计数器。计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制功能，同时兼有分频功能，计数单元通常由具有存储功能的各类触发器构成。 集成计数器是时序逻辑电路的具体应用，计数器按工作方式的不同可分为同步计数器和异步计数器；按进位制可分为二进制计数器、十进制计数器和N进制的计数器；按功能又可分为加法计数器、减法计数器和加/减可逆计数器等。 概述 当时序逻辑电路的触发器位数为n，电路状态按二进制数的自然态序循环，经历的独立状态为2n个，此类电路称为二进制计数器。 7.2.1 二进制计数器 二进制计数器根据构成电路的各位触发器是否共用一个CP脉冲而分为同步二进制计数器和异步二进制计数器；按照二进制数递增或递减规律又可分为加计数器和减计数器以及可逆计数器。 概述 进行十进制计数时，须满足构成十进制计数的规则。十进制计数器实际上是在8421BCD码的基础上得到的，因此也称为二—十进制计数器。 7.2.2 十进制计数器 8421BCD码是用四位二进制代码表示一位十进制数的，即从0000 ~1001来对应表示十进制的0~9十个数码。二进制数1010~1111在8421BCD代码中不存在，称为无效码。当采用8421BCD码计数时，计至第十个时钟脉冲时，十进制计数器的输出应从“1001”跳变到“0000”，完成一次十进制数的有效码循环。 分析：图中各位触发器均为上升沿触发的D触发器。由于各位D触发器的输入D端与它们各自输出的非联在一起，所以，F0在每一个时钟脉冲上升沿到来时翻转一次。 F1在Q0由1变0时翻转， F2在Q1由1变0时翻转， F3在Q2由1变0时翻转。 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 异步计数器举例 十进制加计数器 举例2 分析：图中各位触发器也是上升沿触发的D触发器，且各位D触发器的输入D端也与它们各自输出的非联在一起，所不同的是，后一位触发器的时钟脉冲不是接前一位触发器的输出非端，而是直接用前一位的输出作为后一级的时钟脉冲，因此，F0在每一个时钟脉冲上升沿到来时翻转一次。 F1在Q0由0变1时翻转， F2在Q1由0 变1时翻转， F3在Q2由0 变1时翻转。即： CP Q 0 Q 1 Q 2 Q 3 1 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 1 0 1 0 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 十进制减计数器 7.2.3 集成计数器及其应用 74LS90是一个14脚的集成电路芯片，其内部是一个二进制计数器和一个五进制计数器，下降沿触发。引脚排列如图示。 74LS90的引脚1和14是五进制计数器的时钟脉冲输入端；引脚2和3是直接清零端；引脚6和7是直接置1端；引脚5是电源端；引脚10是“地”端；引脚12是二进制输出端；引脚8、9、11是由低位到高位排列的五进制计数器的输出端；引脚4和13是空脚。 1.集成芯片74LS90的引脚功能及正确使用 74LS90构成二进制计数电路 引脚14作为时