任务7.3 寄存器（课件）-《电子技术基础》同步教学（人民邮电版）

项目7 时序逻辑电路 任务7.1 时序逻辑电路的分析和设计思路 任务7.2 集成计数器 任务7.3 寄存器 任务7.4 555定时电路 项目导入 时序逻辑电路是数字逻辑电路的重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成。时序逻辑电路在结构以及功能上的特殊性，相比其他种类的数字逻辑电路而言，往往具有难度大、电路复杂并且应用范围广的特点。 时序逻辑电路在工程实际中应用非常广泛，数字钟、交通灯、计算机、电梯的控制盘、门铃和防盗报警系统中都有它的身影。 学习时序逻辑电路，首先要了解时序逻辑电路的功能描述方法和基本分析方法，在此基础上，还需了解时序逻辑电路的设计思路等。 知识目标和技能目标 了解时序逻辑电路的特点,掌握其分析方法;熟悉时序逻辑电路的设计步骤；了解集成计数器的管脚排列图、电路功能、实际应用及芯片扩展应用。 了解常用中规模集成移位寄存器的电路功能与应用；掌握应用Multisim8.0电路仿真软件设计同步时序逻辑电路的技能。 2024/3/26 任务7.3 寄存器 提出问题 你了解什么是寄存器吗？数码寄存器和移位寄存器各有何特点？集成双向寄存器又有什么不同？你了解集成移位寄存器的应用吗？ 概述 寄存器是计算机的重要部件，是用来存放二进制数代码、运算结果或指令的电路，通常由具有存储功能的多位触发器组合构成。 寄存器 单独一位触发器可存储1个二进制代码，存放n个二进制代码的寄存器，需用n位触发器来构成。按照功能的不同，寄存器可分为数码寄存器和移位寄存器两大类。 7.3.1 数码寄存器 D触发器构成的四位数码寄存器 0 0 0 0 0 1 1 0 1 1 1 1 0 1 直接清零端为有效态时，数码寄存器输出全部清零。 D3、D2 、 D1、D0是数码寄存器的数据寄存输入端。CP上升沿未到达前，需要传送的数据寄存在数据输入端。 当清零端为无效态1、且CP上升沿到达时，寄存在数据输入端的数据立即并行送入数据输出端。 集成数码寄存器有四位锁存器74LS77、CC4042和CC40194；八位锁存器74LS100；六位寄存器74LS174等。其中锁存器属于电平触发，在送数状态下，输入端送入的数据电位不能变化，否则将发生空翻。 4 1 2 3 5 6 7 15 16 1Q 1D 2D 2Q GND 4D 5Q 5D VCC 74LS174 8 9 10 11 12 14 13 3D CP 3Q 4Q 6D 6Q Cr · 74LS174数码寄存器的引脚排列如图示。74LS174内部有六位D触发器，共用一个时钟脉冲CP端，上升沿触发。 概述 移位寄存器不但具有存储代码的功能，而且具有移位功能。移位寄存器中存储的代码在移位指令脉冲作用下可左移或右移。 7.3.2 移位寄存器 数字系统中，经常需要进行串行数据和并行数据之间的相互转换和传送，这些都必须用移位寄存器来实现。为了保证移位寄存器在进行数据移位时工作的可靠性，其存储单元只能采用边沿触发器。 单向移位寄存器 D触发器构成的四位右移移位寄存器 0 0 0 0 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 单向移位寄存器 D触发器构成的四位左移移位寄存器 0 0 0 0 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 集成双向移位寄存器 清零端来一个负脉冲，无论电路状态如何，输出均刷新为0。 异步清零功能 时钟脉冲无上升沿到来时，移位寄存器输出状态不变。 静态保持功能 0 0 S1S0=00时，在CP作用下，各触发器次态等于原态。 动态保持功能 1 1 S1S0=11时，在CP作用下，并行输入数据端ABCD被送入寄存器，输出次态等于输入A B C D 并行输入功能 S1S0=10时，在移位脉冲上升沿作用下，电路完成左移移位过程。 左移移位功能 1 0 0 1 显然，74LS194双向移位寄存器具有异步清零、静态保持、动态保持、并行输入、左移移位、右移移位六种功能。 S1S0=01时，在移位脉冲上升沿作用下，电路完成右移移位过程。 右移移位功能 CC40194是典型的双向移位寄存器，逻辑电路通常由四位上升沿（触发的触发器和4选1数据选择器的输入控制电路组成。 4 1 2 3 5 6 7 15 16 DSR D0 D1 D2 VSS CP Q 3 Q 2 VDD CC40194 8 9 10 11 12 14 13 D3 S0 DSL S1 Q 1 Q0 Cr · 移位寄存器不仅具有普通寄存器存储二进制代码的功能，还可以实现数据的串行与并行之间的相互转换，为数据处理提供一个合适的传输方式。 7.3.4 移位寄存器的应用