任务7.4 555定时电路（课件）-《电子技术基础》同步教学（人民邮电版）

项目7 时序逻辑电路 任务7.1 时序逻辑电路的分析和设计思路 任务7.2 集成计数器 任务7.3 寄存器 任务7.4 555定时电路 项目导入 时序逻辑电路是数字逻辑电路的重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成。时序逻辑电路在结构以及功能上的特殊性，相比其他种类的数字逻辑电路而言，往往具有难度大、电路复杂并且应用范围广的特点。 时序逻辑电路在工程实际中应用非常广泛，数字钟、交通灯、计算机、电梯的控制盘、门铃和防盗报警系统中都有它的身影。 学习时序逻辑电路，首先要了解时序逻辑电路的功能描述方法和基本分析方法，在此基础上，还需了解时序逻辑电路的设计思路等。 知识目标和技能目标 了解时序逻辑电路的特点,掌握其分析方法;熟悉时序逻辑电路的设计步骤；了解集成计数器的管脚排列图、电路功能、实际应用及芯片扩展应用。 了解常用中规模集成移位寄存器的电路功能与应用；掌握应用Multisim8.0电路仿真软件设计同步时序逻辑电路的技能。 2024/3/26 任务7.4 555定时电路 提出问题 你了解555定时电路吗？你理解和掌握555定时电路的工作原理吗？你了解555定时电路的应用吗？ 7.4.1 电路的组成 3个5kΩ电阻串起来构成分压器，555定时器名称也由此而得。 7 1 TH CO TR + U DD OUT 5kΩ 5kΩ 5kΩ 1 2 5 6 8 4 3 R ∞ + － + C 1 ∞ + － + C 2 D Q Q R S U SS 1 U+ U- U+ U- T Q 两个集成运放构成的电压比较器C1的反相端和C2的同相端均与基准电压相接。 低电平 触发端 高电平 触发端 电压 控制端 清零端，正常工作时为“1” 4~16V 负电源 “地”端 N沟道 放电开关管 放电端 RS 触发器 推拉式 输出级 电路 输出端 555定时器是一种功能强大的模拟数字集成混合电路，集成芯片共有8脚：1脚是接地端(或副电源端)，2脚是低触发端 TR，3脚是输出端OUT，4脚是复位清零端R，5脚CO是电压控制端，用来改变比较器的基准电压，不用时需经0.01μF电容接地；6脚是高触发输入端TH，7脚是放电端，外接电容器，当三极管导通时，电容器放电；8脚是正电源端UDD。 CC7555 1 2 4 3 8 7 6 5 555 555定时器的输出端电流可以达到200mA，因此可以直 接驱动与此电流数值相当的负载，如继电器、扬声器、发 光二极管等。 555定时器的工作状态取决于电压比较器C1和C2。下面讨论当高触发端输入电压变化时电路的情况： 7.4.2 工作原理 7 1 TH CO TR + U DD OUT 5kΩ 5kΩ 5kΩ 1 2 5 6 8 4 3 R ∞ + － + C 1 ∞ + － + C 2 D Q Q R S U SS 1 U+ U- U+ U- T Q 1 0 1 导通 放电 输入电压由小往大变化，当等于阀值电压2UDD/3时，C1比较器输出为1，送给RS触发器一个置0信号，输出Q=0，在大于2UDD/3时保持“1”态； 7 1 TH CO TR + U DD OUT 5kΩ 5kΩ 5kΩ 1 2 5 6 8 4 3 R ∞ + － + C 1 ∞ + － + C 2 D Q Q R S U SS 1 U+ U- U+ U- T Q 1 1 0 截止 输入电压由大往小变化，当等于阈值电压UDD/3时，C2比较器输出为1，送给RS触发器一个置1信号，输出Q=1；在小于UDD/3时保持这个“1”态。 讨论当低触发端输入电压变化时电路的情况： 输出1 讨论当低触发端输入电压大于阈值电压及高触发端小于阈值电压时的情况； 当高触发端输入电压低于阈值电压、低触发端输入电压大于阈值电压时，两个比较器输出均为0，电路保持原态不变。 0 0 保持 保持 7 1 TH CO TR + U DD OUT 5kΩ 5kΩ 5kΩ 1 2 5 6 8 4 3 R ∞ + － + C 1 ∞ + － + C 2 D Q Q R S U SS 1 U+ U- U+ U- T Q 7.4.3 555定时器应用举例 1. 用