专题三 中央处理单元 （ 2 ）《计算机原理》概念梳理与常考题选讲

《计算机原理》考前概念梳理与常考题选讲 专题三 中央处理单元 ( 2 ) 1、 教材要求 1．理解CPU的功能及组成。 2．掌握8088的寄存器结构，理解数据寄存器的用法；了解指针寄存器和变址寄存器的应用；理解指令指针寄存器的工作原理及PSW各有效位的含义。 3．了解8088CPU各引脚的功能；了解存储器的读写时序。 2、 概念梳理 2.2.8088最小工作模式系统 8088最小工作模式系统结构示意图如图3.6所示。系统使用8286作为数据总线的双向驱 动器，使用2～3片8282作为地址锁存器。 ALE:地址锁存允许信号，输出信号，高电平有效。在总线周期的 T1 期间， ALE为高 电平。在ALE的下降沿期间将地址/状态线 (Alg～Al₆) 和地址/数据线 (AD₇~AD₀)上出现的地址信号，锁存到8282地址锁存器中。 DEN:数据允许，输出信号，低电平有效。在使用8286作为数据总线双向驱动器的最 小工作模式系统中，它作为8286的输出允许信号，并在存储器访问周期、I/O 访问周期或中断响应周期内有效。在DMA方式时，此引脚浮空。 DT/R:数据发送/接收控制信号，输出信号。在使用8286作为数据总线双向驱动器的最 小工作模式系统中，DT/ 区确定数据传送方向。DT/E=1时，发送数据(CPU 写);DT/R=0时，接收数据 (CPU 读)。在 DMA 方式时，此引脚浮空。 IO/M:  输出信号。输出低电平时，访问存储器；输出高电平时，访问 I/O。 在 DMA 方式时，此引脚浮空。 WR:写信号，输出信号，低电平有效。WR 信号有效时，表示 CPU 进行存储器写或 I/O写(取决于IO/M信号)。在 DMA 方式时，此引脚浮空。 INTA: 中断响应信号，输出信号，低电平有效。它在每个中断响应周期的 T2 、T3  和 TW 状态下有效。 HOLD:总线保持请求信号，输入信号，高电平有效。它是系统中其他处理单元向CPU 发出的总线请求信号。 HLDA:总线保持响应信号，输出信号，高电平有效。当 CPU 同意让出总线控制权时， 发出总线响应信号。 SSO:状态信号，输出信号。SSO 用在最小工作模式系统，它与IO/M、DT/R一起， 反映现行总线周期状态。 由于8088的AD₇~AD₀是地址/数据复用总线，在数据传送之前，必须先将地址锁存起 来。此操作可利用锁存器8282来完成。它有8根输入线和8根输出线，以及两个控制信号 STB 和OE。 当 STB 的电平由高变低时，芯片将输入端的信息存入锁存器；OE 为输出控制 信号，当它为低电平时，将锁存器里的信息送到输出端，为此， CPU 的 ALE 需接到 STB 上。 在 IBMPC/XT中，8088 CPU 的数据线是经过数据总线驱动器接到数据总线上的。由 于数据是双向传输的，因此要采用双向总线驱动器。常用的8位双向总线驱动器为8286。 8286的Ar~A₀引脚接8088 CPU的AD₇~ADo,其B₇~B₀引脚接到数据总线 D₇~Do,而 8088  CPU的 DT/R接8286的T 引脚。当DT/ 反为高电平时，数据从8088 CPU 发送到系 统总线上；当DT/R 为低电平时，CPU则从系统数据总线上接收数据。8286的OE 引脚与 8088CPU的 DEN引脚相接，在DEN端为低电平期间，才允许数据输入/输出。 2.3最大工作模式系统 8088最大工作模式系统结构示意图如图3.7所示。 S2、SI、SO:输 出CPU状态信号，低电平有效。8288 利用这些信号的不同组合，产 生访问存储器或I/O 端口的控制信号。 8288总线控制器是专门为8088构成最大工作模式而设计的，用以提供有关的总线命令， 它具有较强的驱动能力。 8288根据S2 、Sī 、S0状态信号译码后，产生以下控制信号。 INTA:CPU 对中断请求的响应信号。 MRDC、MWTC、IORC、IOWC:两组读写控制信号，分别用来控制存储器读/写和 I/O 读/写。 AIOWC、AMWC:超前的 I/O 写命令和超前的内存写命令，其功能分别和IOWC与MWTC 一样，只是前者 将超前一个时钟周期发出。 ALE: 地址锁存允许信号，功能和最小工作模式系统中的ALE 相同。 DEN和DT/R:分别为数据允许信号和数据发/收控制信号，功能同最小工作模式系统 中 的DEN和DT/R一样，只是DEN的相位和最小工作模式系统中的DEN相反。 RQ/GT0、RQ/GTi:总线请求/允许控制信号，双向，低电平有效。这两个引脚供外 部的主控设备用来请求获得总线控制权。当两者同时有请求时，RQ/GTO   优先输出允许信号。 请求和允许的次序如下。          ① 由其他主控设备通过RQ/GT引脚向8