4.4 存储器的扩展技术（教案） - 《计算机原理》（电工版第五版）同步精品课堂

《计算机原理》教案 课 题 4.4 存储器的扩展技术 课 型 课 时 5 授课班级 授课时间 授课教师 教材分析 本书为中等职业教育国家规划教材，以教育部颁布的"计算机原理”课程教学大纲为依据编写。本课程是中等职业学校计算机及应用专业的一门主干专业基础课程。其任务是使学生掌握必要的计算机硬件和软件知识，掌握微型计算机组成结构和各部件的工作原理，了解指令系统，了解计算机系统常见的外围设备的功能和使用方法，为学生学习专业知识和提高技能， 适应职业变化及继续学习打下基础。 学情分析 本书以计算机基本原理为重点，其主要内容包括数字设备中数和字符的表示方法、计算机系统的组成、中央处理单元、存储系统、总线系统、输入/输出系统和常见外部设备。在学习本课程前应当掌握一种面向用户的高级程序设计语言及学习过数字电路。 学习目标 1.掌握存储器扩展的相关概念和工作原理。 2.了解存储器的扩展技术。 学习重难点 1.了解高速缓冲存储器Cache 的结构。 2.掌握高速缓冲存储器Cache中所采用的主要技术及实现。 3.了解虚拟存储器技术。 教学方法 多媒体教学、讲练结合 课前准备 教学课件、分层作业 （若有教具等教师自行增加） 教学媒体 多媒体教学 教学过程 教学环节 教师活动设计 学生活动设计 设计意图 活动一： 创设情境 生成问题 1.高速缓冲存储器 高速缓冲存储器（Cache）是为了解决CPU和主存之间速度不匹配而采用的一项重要技术。 在计算机系统体系设计的过程中，采用高速缓冲存储器(Cache)的设计思想是1967年由GIBSON首次提出的，并在IBM-360/85型的大型机中采用和实现了这一设计思想。 2.磁盘缓存 现在这种设计思想，不仅在大、中型机中使用，而且在高档的微型计算机中也普遍采用，如为了加速读写速度而采用磁盘Cache，以缓解速度不匹配的问题。 初步了解高速缓冲存储器。 1、学生实践 观察图片，初步了解缓存设备的功能，可上网搜索相关知识，了解具体的构成。 激发学生的学习兴趣，初步了解缓存设备的由来，思考其功能。 活动二： 调动思维 探究新知 1、 高速缓冲存储器 · 1. Cache的结构 在计算机的发展过程中，主存器件速度的提高一直跟不上逻辑电路的发展速度。在整个计算机系统中，CPU执行指令的速度比主存读写的速度要快得多。而且CPU每执行一条指令至少要访问主存一次，有的指令还需要访问主存一次或多次来读/写相应数据结果。在这种情况下，就使得CPU和主存速度不匹配的问题显得更加突出，成为提高计算机处理速度和性能的瓶颈。 为了解决主存储器和CPU处理速度不匹配的问题,在两者之间增加了一级高速缓冲存储器。Cache存储器一般采用与制作CPU相同的半导体工艺做成，其存取速度可同CPU相匹配，属于同一个量级。但是从制造成本上考虑，它的容量不可能很大，一般为1~256KB不等。随着今后工艺的改进与技术的提高，Cache的容量会有所增加。高速缓冲存储器的设计，实质上，利用的是程序访问的局部性原理。如磁盘Cache，它在主存中开辟了一小块空间来存放经常访问的磁盘中的数据块。由于Cache的容量很小，Cache中只能存放主存中的很少一部分数据块的副本。在Cache与CPU之间信息的传递是以字为单位的，但在Cache同主存之间的信息传送，则是以数据块为单位进行的。在目前的微型计算机中，如PentiumIII、PentiumIV等微型计算机中，一般采用“三级存储，两级Cache”的设计思想，如图4.20所示。 Cache的整个操作过程都是由硬件实现的，所以Cache一主存层次，对于应用程序人员和系统程序人员来说都是透明的，而Cache一外存储器层次是可以通过软件来实现的，一般由操作系统来完成。 如图 4.21所示是在具有高速缓冲存储器的计算机中(Cache一主存层次)，CPU读取数据字的过程。当CPU从存储器中读取一个数据字时，它首先在Cache中查找是否存在，若有，则立即从硬件Cache中读出，并经数据总线传送到CPU内部寄存器中，以便进一步处理;若没有，则用一个主存周期的时间，从主存中读出该数据字到CPU中，与此同时，把包含这个数据字的整个数据块从主存读到Cache中。由于存储器访问的局部性特点，在这次操作之后，将要读取的数据在刚刚读入Cache中的可能性会很大。如果系统调度得当，则有效数据在Cache中的命中率可达到很高。这样对于CPU而言，就好像直接从容量很大的内存中取数据一样(实际上是从高速缓存中取得的)，而且速度非常快。 · 2. 高速缓冲存储器Cache中所采用的主要技术及实现 在Cache的设计中，主要涉及3个方面的问题，即地址