第八章 实训逻辑电路电子（教案）西科大版

上课时间 XX年XX月XX日 第1、2课时 课题 寄存器 课型 理论课 教学方法 讲授法、演示法 学法 观察演示、启发讨论 教具 PPT、黑板 教 学 目 的 要 求 1.了解时序电路的概念和分类情况。 2.理解移位寄存器的工作原理。 教学重点 1.时序逻辑电路的特点。 2.寄存器。 教学难点 移位寄存器的原理。 教学过程 【课前复习】 1.触发器的特点。 2.JQ触发器、D触发器的逻辑功能。 【引入新课】 数字系统中常用的各种数字集成电路，根据原理可分成两大类，即组合逻辑电路和时序逻辑电路。 【新课】 1.时序逻辑电路概述 【特点】电路的输出状态不仅与同一时刻的输入状态有关，而且与电路原有状态有关。触发器是一种功能最简单的时序逻辑电路。 【组成】 组合逻辑门电路。 存储记忆电路——触发器。 【分类】 同步时序电路：存储电路各触发器受同——CP脉冲控制。 异步时序电路：各触发器没有统一的时钟脉冲。 2.寄存器 定义：寄存器的功能是存储数码或信息。 组成：触发器 + 控制电路（门电路）。 3.数码寄存器 数码寄存器是一种能够存放二进制数码的电路，它具有接收、存放和清除原有数码的功能。 图8.2.1是由四个D触发器构成的四位数码寄存器的逻辑图。 图8.2.1 四位数码寄存器 【工作原理】 （1）清除数码 当=0时，Q3Q2Q1Q0=0000，原来的数码被清除，清零后=1。 （2）接收数码 若要输入数码1110，将数码1110加到对应的数码输入端D3、D2、D1、D0，即D3D2D1D0=1110，当CP脉冲上升沿到来时，寄存器的状态Q3Q2Q1Q0=1110，完成了数码的接收。 （3）存放数码 CP脉冲消失后，只要=1，各D触发器的状态就保持不变，当需要这组数据时，可以直接从Q3Q2Q1Q0端读出。 由于该寄存器能同时输入各位数码，同时输出各位数码，又称为并行输入、并行输出数码寄存器。 4.移位寄存器 1）单向移位寄存器 单向移位寄存器分为左移寄存器和右移寄存器两类，它们的工作原理相同，下面以右移寄存器为例来说明。图8.2.2所示是由四个D触发器组成的右移寄存器电路图。 图8.2.2四位右移寄存器 寄存器要先清零，使=0，则Q0Q1Q2Q3=0000，然后置1。 假设输入数码为1011，当第一个CP脉冲上升沿到来时，第一个数码进入FF0，即Q0=1，则Q0Q1Q2Q3=1000；当第二个CP脉冲上升沿到来时，第二位数码进入FF0中，即Q0=1，同时FF0原来的数码进入FF1中，即Q1=1，于是Q0Q1Q2Q3=1100；当第三个CP脉冲上升沿到来时，第三位数码进入FF0中，即Q0=0，同时FF0原来的数码进入FF1中，FF1原来的数码进入FF2中，于是Q0Q1Q2Q3=0110；同理，第四个CP脉冲上升沿到来时，第四位数码进入FF0中，Q0Q1Q2Q3=1011，完成了数码的寄存。上述串行输入数码右移寄存过程，列于表8.2.1中。 表8.2.1 四位右移寄存器状态表 CP顺序 输入 输出 移动过程 DSR Q0 Q1 Q2 Q3 0 0 0 0 0 0 清零 1 1 1 0 0 0 右移一位 2 1 1 1 0 0 右移二位 3 0 0 1 1 0 右移三位 4 1 1 0 1 1 右移三位 2）双向移位寄存器 从实用的角度看，移位寄存器大都设计成带移位控制端的双向移位寄存器，即在移位信号的作用下，电路既可以实现右移，又可以实现左移，同时还附有保持、异步清零等功能。 中规模集成寄存器74LS194为四位双向通用寄存器。CT74LS194的引脚排列如图8.2.3所示，S1、S0为工作方式控制端，它们的不同取值决定了寄存器的不同工作方式。表8.2.2为74LS194的功能状态表。 图8.2.3 74LS194引脚排列图 表8.2.2 74LS194的功能状态表 S1 S0 功能 0 × × 清零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入 3）应用举例 图8.2.4所示是用CT74LS194集成电路构成的环形脉冲分配器。 图8.2.4 环形脉冲分配器 【工作原理】 ①工作前，使S1S0=11，=1，此时电路处于并行输入状态，当CP的上升沿到来时，Q0Q1Q2Q3=1000。 ②工作时，使S1S0=01，=1，此时电路处于右移状态，当CP的上升沿到来时，Q0Q1Q2Q3=1000。 第1个C