9.4 第四节 时序逻辑电路（课件）高教版（第三版）

第九章 数字电路基础 第四节 时序逻辑电路 第四节 时序逻辑电路 掌握时序逻辑电路特点； 理解各种类型触发器（基本RS触发器、同步RS触发器、JK触发器、D触发器）的图形符号和逻辑功能。 【教学目标】 应知： 应会： 会搭接RS触发器电子控制电路； 会使用JK集成触发器。 【教学重点】 时序逻辑电路特点；各种类型触发器的图形符号和逻辑功能。 【难点分析】 准确把握各种类型触发器的特点及应用 。 第四节 时序逻辑电路 时序逻辑电路是由具有记忆功能的触发器及构成组合逻辑 电路的门电路构成的。 时序逻辑电路的特点是：任何时刻电路的输出状态不仅与 当时的输入状态有关，还与电路的前一个状态有关，即时序逻 辑电路具有记忆功能。 触发器是构成时序逻辑电路的基本单元。 常用的时序逻辑电路有寄存器和计数器等。 一、触发器 1．基本RS触发器 一、触发器 [做中教]：基本RS触发器电路 分组试验 总结 一、触发器 学生分组实验 用Proteus仿真软件做基本RS触发器电路如图所示,观察实验现象 （1）当输入端 与 记录观察结果并填表； 分别为01、10、11，Q初始状态 分别为0、1时观察输出状态， （2）比较输出结果，总结基本RS触发器功能。 逻辑功能 1 1 0 1 0 1 保持 0 1 0 1 0 0 置0 1 0 0 1 1 1 置1 0 0 0 1 不定（应避免） 一、触发器 总 结 (1）电路的初始状态（原态）用 表示，触发后的状态（次态）用 表示。 (2)为 置0端， 为置1端，非符号表示低电平触发有效。 (3) , ,即两输入端同时为有效信号时，Q与 同时被强迫为1，出现逻辑混乱，所以这种状态应当避免。 (4）选用触发器时，应了解电路结构形式和触发方式，认清置0端、 置1端是低电平有效还是高电平有效。 一、触发器 【例题9-7】 由基本RS触发器组成的“防抖动”电子开关电路如图所示，无论开关在打 开还是关闭时，触发器的输出均没有抖动现象，试分 析原因。 解： 假设开关在1、2之间切换时，其“抖动”波形如图所示，当开关在1的 位置时 ，触发器置为0状态；当触发器由1切换到2时，触发器置为1状态， 然后，由于开关的抖动 ，触发器的状态不会发生变化。 当触发器由2切换到1时，分析过程类似。Q端输出波形如图所示，可见 利用基本RS触发器可以消除抖动现象 一、触发器 2．同步RS触发器 （1）电路组成 一、触发器 （2）逻辑功能 当CP=0时，G3、G4处于关门状态，不论是R、S端输人信号如何，G3、G4输出 都为1，触发器维持原状态。 当CP=1时，G3、G4都打开，触发器的状态由R、S决定。此时触发器的真值表 表 同步RS触发器真值表 CP R S 逻辑功能 0 × × 保持 1 0 0 保持 0 1 1 置1 1 0 0 置0 1 1 不定（应避免） 一、触发器 3． 集 成 触 发 器 （1）集成触发器的触发方式 触发 方式 时钟脉 冲状态 定义 符号 (以RS触发器为例) 电平 触发 高电平、 低电平 触发器的翻转在CP的高电平或低电平期间进行 同步RS 触发器 边沿触发 上升沿触发 上升沿 触发器的翻转在CP的上升沿时刻进行 上升沿触 发RS触发 器 下降沿触发 下降沿 触发器的翻转在CP的下降沿时刻进行 下升沿触 RS触发器 主从 触发 器 高电平 触发器内部有主、从两个触发器。主触发器的翻转在CP的高电平期间进行。从触发器的状态在CP的下降沿变为与主触发器的一样。触发器的状态为从触发器状态，整个触发器的翻转在CP的下降沿进行。 主从RS 触发器 一、触发器 （2）J