13-5 寄存器(课件）-《电工电子技术与技能》同步教学（大象版）

§13-5 寄存器 ※ 寄存器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 一、寄存器的概念 把二进制数据或代码暂时存储起来的操作称为寄存，具有寄存功能的电路称为寄存器。一个触发器能寄存1位二进制代码（0或者1），所以n位寄存器是由n个触发器组成的。 4位二进制数码寄存器 1 0 1 0 0 0 0 待存数码 1 1 清零指令 寄存指令 0 §13-5 寄存器 ※ 寄存器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 二、寄存器的种类 寄存器按功能可以分为数码寄存器和移位寄存器。 如图所示为四位数码寄存器逻辑电路图，数码寄存器具有寄存数据的功能。当接收脉冲CP的上升沿到达时，寄存器接收新的数据，并存入各触发器中，同时由Q0~Q3输出更新后的数据。寄存器的数据可以保存到下一个CP脉冲的上升沿到来之前。 1.数码寄存器 四位数码寄存器 数码寄存器接收数码时所有代码同时读入，且同时出现在输出端，这种方式称为并行输入、并行输出方式。 §13-5 寄存器 ※ 寄存器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 二、寄存器的种类 2.移位寄存器 具有移位功能的寄存器称为移位寄存器。移位寄存器有单向移位寄存器和双向移位寄存器。 （1）单向移位寄存器 把若干个边沿 D 触发器串接起来，就可以构成一个单向移位寄存器。。 四位单向移位寄存器 首先将寄存器清零， 只要在 端输入一负脉冲， 触发器各输出均为零，然后输入端加入数据信号D=1101，从D 端自高向低逐位输入1101，D信号应与CP脉冲相互对应，D信号先于CP脉冲上升沿到来之前置入D输入端，其工作过程见表。 由状态表可以看出，经过四个CP脉冲后，数据信号1101置入了寄存器。这种工作方式为串行输入、并行输出方式。如果再输入四个CP ，Q3将输出一组寄存的数据，这种方式为并行输入、串行输出方式。 §13-5 寄存器 ※ 寄存器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 二、寄存器的种类 2.移位寄存器 （1）单向移位寄存器 §13-5 寄存器 ※ 寄存器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 二、寄存器的种类 2.移位寄存器 （2）双向移位寄存器 所存数码既可以自低位向高位逐位移动，又可以自高位向低位逐位移动的寄存器称为双向移位寄存器。 §13-5 寄存器 ※ 典型集成移位寄存器 主题13 组合逻辑电路和 时序逻辑电路 典型集成寄存器的种类繁多，如74LS173、74LS194、74LS198、CC4021等都是常见的集成寄存器。其中74LS173为四位数码寄存器，其引脚排列如图所示；74LS194、74L198、CC4021为双向移位寄存器，这里以74LS194为例介绍集成移位寄存器的逻辑功能，其引脚排列图如图所示，功能表见下表 。 74LS173的引脚排列 74LS194的引脚排列 §13-5 寄存器 ※ 典型集成移位寄存器 主题13 组合逻辑电路和 时序逻辑电路 74LS194的功能表 由功能表可知，当M0M1=00时，寄存器保持；当M0M1 =01时，寄存器左移；当M0M1=10时，寄存器右移；当M0M1=11时，寄存器并行输入。 §13-6 计数器 ※ 计数器的基本知识 主题13 组合逻辑电路和 时序逻辑电路 在数字系统中，往往需要对脉冲的个数进行计数，以便实现对数据的测量、运算和控制，像这种具有计数功能的电路称为计数器。 计数器 分类 同步计数器 异步计数器 触发器翻转的先后次序 数字的增减 加法计数器 减法计数器 可逆计数器 计数器循环模数 二进制计数器 十进制计数器 任意进制计数器 用途 对时钟脉冲计数 分频 定时 产生节拍脉冲 数字运算 §13-6 计数器 ※ 典型集成计数器 主题13 组合逻辑电路和 时序逻辑电路 一、二进制计数器 二进制计数器有加法计数器、减法计数器和可逆计数器。可逆计数器在控制端作用下可进行加或减计数，如图所示的二进制可逆计数器CC4516。 CC4516的引脚排列 CC4516功能表 §13-6 计数器 ※ 典型集成计数器 主题13 组合逻辑电路和 时序逻辑电路 二、十进制计数器 CC4518是同步十进制加法计数器，主要特点是时钟触发可用上升沿，也可用下降沿，采用8421 编码。 CC4518引脚排列 CC4518功能表 CC4518内含有两个功能完全相同的计数器，每一个计数器均有两个时钟输入端CP和EN，若用时钟上升沿触发，则信号由CP端输入，同时将EN端设置为高电平；若用时钟下降沿触发，则信号由EN端输入，同时