13.2时序逻辑电路(课件）-《电工电子技术与技能》同步教学（华东师大版）

组合逻辑电路和时序逻辑电路 主题13 1. 了解组合逻辑电路的种类，掌握组合逻辑电路的读图方法和步骤。 2. 掌握编码器与译码器的基本功能，掌握典型集成编码器及译码器的引脚功能与功能表。 3. 掌握基本RS触发器的电路组成和逻辑功能，了解触发器的几种常用触发方式及特点。 4. 掌握寄存器的功能、基本构成和常见类型。 5. 掌握计数器的功能及计数器类型。 6. 理解二进制、十进制等典型集成计数器的外特性。 知识目标 1. 能对组合逻辑电路进行分析，并根据要求设计组合逻辑电路。 2. 能根据功能表正确使用典型集成编码器、典型集成译码器及典型集成译码显示器。 3. 能搭接同步RS触发器电子控制电路。 4. 会使用集成JK触发器。 5. 会使用典型集成计数器。 技能目标 组合逻辑电路 探寻1 时序逻辑电路 探寻2 实训 制作4人抢答器电路 目录 时序逻辑电路 探寻2 电饭煲可以设定功能模式和时间信息，这需要利用触发器来完成相应的功能；彩灯使公园夜晚的景色更加美丽，这是寄存器的功劳；比赛计分器可以展示给观众和选手实时的比赛成绩，这是由计数器来实现的。 ▲ 电饭煲 ▲ 彩灯 ▲ 比赛计分器 学习引入 时序逻辑电路的特点 这类电路的输出状态不仅与输入状态有关，而且与电路原来的状态有关，电路有记忆功能。 时序逻辑电路包含组合逻辑电路和存储电路两部分，存储电路一般由各类触发器组成。 常见的时序逻辑电路有触发器、寄存器和计数器等。 1 2 3 知识链接 触发器的基本知识 一 触发器是由逻辑门电路构成的时序逻辑单元，它有一个或多个输入端，两个互补输出端，分别用Q和表示。Q的状态代表了触发器的状态。当Q=0时，表示触发器处于0状态；当Q=1时，表示触发器处于1状态。 1. RS触发器 （1）基本RS触发器 将两个与非门的输入端和输出端交叉耦合就组成一个基本RS触发器。 ① 电路组成和电路图符号 D、D为基本RS触发器的输入端，字母上的非号及电路图符号上的小圆圈表示低电平有效。Q、 为基本RS触发器的输出端。 知识链接 与非门组成的基本RS触发器 ▲ 基本RS触发器结构 ▲ 逻辑符号 知识链接 下图电路为采用与非门组成的基本RS触发器逻辑功能测试电路， D、D接逻辑开关S1、S2，Q、 接发光二极管。 ② 逻辑功能 设Qn为触发器原来的状态，Qn+1为触发器现在的状态，可以得到与非门组成的基本RS触发器的功能表。 ▼ 与非门组成的基本RS触发器功能表 知识链接 当D= D=0时，Qn+1=1、=1，破坏了Q与互补的约定，这种情况是禁止的，而且当D 、 D的低电平信号消失后，Q与的状态是不确定的。 或非门组成的基本RS触发器 ▲ 逻辑电路 ▲ 逻辑符号 知识链接 或非门组成的基本RS触发器功能表 与非门、或非门组成的基本RS触发器的结构虽有区别， 但其功能相同。仅当（RD）端出现有效电平时，输出Q = 1、 = 1，电路为0 态；仅当 （SD）端出现有效电平时，输出Q=1、 =0，电路为1 态。所以，通常称 （RD）端为置0端， （SD）端为置1端。 知识链接 在实际的数字系统中，为协调各触发器按一定的节拍有序工作，需要由时钟脉冲CP来控制触发器，由时钟脉冲控制的RS触发器称为同步RS触发器，又称钟控RS触发器。 （2）同步RS触发器 CP为钟控端，控制门G3、G4的开通和关闭，R、S为信号输入端（高电平有效），Q、 为输出端， 为直接置0端， 为直接置1端。 ① 逻辑结构和逻辑符号 ▲ 逻辑电路 ▲ 逻辑符号 知识链接 当CP = 0时，控制门G3、G4被封锁，无论输入信号R、S如何变化，触发器的状态不变。 当CP = 1时，控制门G3、G4被打开，触发器的状态由R、S决定。 ② 逻辑功能 同步RS触发器的功能表 知识链接 2. JK触发器、D触发器 （1）JK触发器 根据结构的不同，JK触发器可分为主从型、维持阻塞型、边沿型等，它们结构虽然有所不同，但其逻辑功能是相同的。 ① 逻辑符号 ▲ 上升沿触发 ▲ 下降沿触发 知识链接 JK触发器具有置0、置1、保持、翻转/计数的功能。 ② 逻辑功能 JK触发器的功能表 知识链接 常用的集成JK触发器有74LS76、74LS70、74LS112、74H71、74H72、CC4027等，其引脚功能可以查阅数字集成电路手册。该集成JK触发器包含两个下降沿触发的JK 触发器。 ③ 集成JK触发器 ▲ 74LS112的内部组成及其引脚排列 知识链接 （2）D触发器 将JK触发器的两个输入端用非门连接在一起可得到D触发器。 ① 逻辑结构和逻辑符号 ▲ 逻辑电路 ▲ 逻辑符号 知识链接 ② 逻辑功能 寄存器的基本知识 二 具有存储二进制数码（信息）功能的逻辑电路称为寄存器，它由触发器和逻辑门电路组成。一个触发器能存