课题十 四人抢答器的组装与调试2（课件）- 《电工电子技术与技能》同步教学（机工版·2017）

电工电子技术与技能 课题十四人抢答器的组装与调试 任务二分析时序逻辑电路 一、计数器 1.异步四位二进制加法计数器 2.异步十进制加法计数器 1.异步四位二进制加法计数器 每输入一个脉冲，就进行一次加1运算的计数器称为加法计数器， 也称为递增计数器。图10-16所示为由四个JK触发器构成的异步 二进制加法计数器。 低位 高位 Qo 02 Q3 计算 FFo FF FF2 FF3 Q Q Q 脉冲 1J 1J CP->CI >CI CI CI IK IK IK IK 清零 R R C 图10-16异步二进制加法计数器 1.异步四位二进制加法计数器 各触发器接收负跳变脉冲信号时状态就翻转，其波形图如图 10-17所示。 凡凡凡凡凡凡凡风凡风凡凡凡风凡风 Q 图10-17异步二进制加法计数器的波形图 2.异步十进制加法计数器 图10-18所示为由四个JK触发器组成的异步十进制加法计数器。 低位 高位 Qo Q2 Q3 计数脉冲几几 CP d>CI >C1 CI IK FFo FF1 FF2 FF3 图10-18异步十进制加法计数器 1)计数器输入0~9个计数脉冲时，工作过程与四位二进制异步加 法计数器完全相同，第9个计数脉冲后，QQ2Q1Q状态为1001。 2.异步十进制加法计数器 2)第10个计数脉冲到来后，Qo由1变0，其负跳变脉冲输入到 FF,和FF3的输入端C1。异步十进制加法计数器状态转换表见 表10-7。 表10-7异步十进制加法计数器状态转换表 CP序号 进制数码 对应的 十进制数 0 0 0 0 0 0 2 0 3 0 5 0 6 0 7 8 9 0 3.74LS160十进制集成计数器 74LS160十进制集成计数器的外形和引脚排列如图10-19所示，其 逻辑功能见表10-8。 Vcc CO Qo Q1 Q2 Q3 CTT LD 16 9 74LS160 16 8 CR CP Do DI D2 D;CTp GND 图10-1974LS160十进制集成计数器的外形和引脚排列 2.异步十进制加法计数器 表10-874LS160逻辑功能 清零 预置 使能 时钟 预置数据输入 输 出 工作 模式 C CP X X × × × X × × 0 0 异步清零 X × 同步预置数 0 × × X X X × 保持 数据保持 X 0 X × × X 保持 数据保持 1 1 ↑ × X 十进制计数 加法计数 由表10-8可知，74160具有以下功能： 异步清零。当CR=O时，不管其他输入端的状态如何，有无时钟脉 冲CP,计数器输出将被直接置零(Q3Q2Q1Q0=0000),称为异步清 零。 同步并行预置数。当CR=1、LD=O时，在输入时钟脉冲CP上升沿的 作用下，并行输入端的数据D3D2D1D0被置入计数器的输出端，即 Q3Q2Q1Q0=D3D2D1D0,由于这个操作要与CP上升沿同步，所以称为 同步预置数。 计数。当CR=LD=CTT=CTP=1时，在CP端输入计数脉冲，计数器进行十 进制加法计数。 保持。当CR=LD=1,且CTT·CTP=O,即两个使能端中有0时，计数器 保持原来的状态不变。 二、寄存器 1.基本寄存器 图10-20所示的是由四个D触发器并联组成的四位二进制寄存器。 它能接收和存储四位二进制数码。 03 Q2 Qi Q3 Q2 Qi Qo RD FF3 Rp FF2 g Rp FFI d Rp FFo D D2 D Do 置零 厂 oCP 0 图10-20 四位二进制寄存器