第15章 组合逻辑电路和时序逻辑电路（课件）- 《电工电子技术与技能》同步教学（机工版·2018）

十五 组合逻辑电路和时序逻辑电路 组合逻辑电路 一 编码器与译码器 二 触发器 三 寄存器 四 计数器 五 ‹#› ‹#› 一 认识组合逻辑电路的种类。 理解组合逻辑电路的读图方法和步骤。 了解组合逻辑电路及逻辑部件的特点。 了解常见组合逻辑电路和时序逻辑电路的基本功能。 了解常见组合逻辑电路和时序逻辑电路的引脚功能，可以正确使用真值表。 学习目标 三 四 五 二 ‹#› ‹#› 15.1.2 组合逻辑电路的读图方法和步骤 组合逻辑电路的读图方法和步骤如下： 1）根据组合逻辑的电路图，写出逻辑函数表达式。 2）将表达式化简。 3）由最简的表达式列真值表。 4）根据真值表来确定电路的逻辑功能，用简练的语言说明其功能。 一 三 四 五 二 15.1 组合逻辑电路 ‹#› ‹#› 15.2.1 编码器 所谓编码，就是用文字、符号或者数码按一定规律编排，编成不同的代码，用以表示特定含义的过程。 1. 二进制编码器 图15-2 所示是3 位二进制编码器的示意图。 15.2 编码器与译码器 一 三 四 五 二 ‹#› ‹#› 编码器每次只能对一个输入信号进行编码，即输入的I0、I1、…、I7 八个变量，要求任一为1 时，其余均为0，得出的真值表见表15-2。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 从真值表可以得出： 上式所对应的逻辑图如图15-3 所示 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 2. 二- 十进制编码器 将十进制数0、1、2、3、…、9 编成二进制代码的电路，称为二 — 十进制编码器。如图15-4 所示。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 表15-3 列出了8421BCD 码的真值表。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 74LS147 是一种8421BCD 优先编码器。其逻辑符号及功能如图15-5 所示。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 该电路的特点是将九位输入数据编为四位BCD 码输出，输入、输出均为低电平有效。74LS147 优先编码器的功能见表15-4。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 15.2.2 译码器 1. 二进制译码器 二进制译码器的示意图如图15-6 所示。二进制译码器的真值表见表15-5。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 图15-7 为两位二进制译码器的逻辑图 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 2. 二- 十进制译码器 将二进制代码翻译成十进制数信号的电路，叫作二 — 十进制译码器。二 — 十进制译码器示意图如图15-8 所示。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 图15-9 为8421BCD 码译码器逻辑图，输出为低电平。 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 表15-6 所示的为二进制译码器真值表 一 三 四 五 二 15.2 编码器与译码器 ‹#› ‹#› 15.3.1 RS触发器 1．基本RS 触发器 基本RS 触发器由两个“与非”门交叉连接而成，如图15-10 所示。 表15-7 所示为基本RS 触发器的真值表。 15.3 触发器 一 三 四 五 二 ‹#› ‹#› 2．同步RS 触发器 具有时钟控制的RS 触发器称为同步RS 触发器或者钟控RS 触发器。其逻辑电路及逻辑符号如图15-11a 和图15-11b 所示。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 同步RS 触发器的真值表见表15-8。图15-12 所示为一同步RS 触发器构成的计数器。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 15.3.2 D触发器 图15-13a 所示为维持阻塞型D 触发器逻辑电路图，它由6 个“与非”门组成。维持阻塞型D 触发器的逻辑符号如图15-12b 所示。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 表15-9 所示为D 触发器的真值表。图15-14 所示为D 触发器输入信号时的工作波形。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 图15-15 为7474型双D 集成触发器的内部集成了两个独立的维持阻塞型D 触发器，其输入、输出分别用1D、2D，1Q、2Q 表示。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 15.3.3 JK触发器 图15-16 为主从型JK 触发器的逻辑电路和逻辑符号。 一 三 四 五 二 15.3 触发器 ‹#› ‹#› 主从型JK 触发器的真值表见表