13.2寄存器(课件）-《电工电子技术与技能》同步教学（机械工业版）

13.2.1　数码寄存器 图13-13　四位数码寄存器 13.2.2　移位寄存器 在数字系统中，经常需要一种逻辑部件把参与运算的数码暂时存放起来，然后根据需要取出来进行必要的处理和运算，这种用来暂存一下数码或运算结果的逻辑部件称为寄存器。凡是具有记忆功能的触发器都能寄存数码。一个触发器只能存放一位二进制数码，因此n个触发器就可以组成存放n位二进制数的寄存器。 图13-14　用D触发器组成的四位左移寄存器 13.2.2　移位寄存器 数码寄存器是并行输入、并行输出的寄存器。图13-13所示是由D触发器组成的四位数码寄存器，其工作原理如下： 图13-15　移位示意图 移位寄存器除了具有存放数码的功能外，还具有使数码在寄存器中单向移位(左移或右移)或双向移位(既能左移也能右 13.2.2　移位寄存器 13.3.1　异步二进制加法计数器 图13-16　异步二进制加法计数器 计数器是一种累计脉冲个数的逻辑部件。计数器不仅用于计数，而且还用作定时、分频和程序控制等，用途极为广泛。 13.3.1　异步二进制加法计数器 表13-6　二进制加法计数器的状态表 13.3.1　异步二进制加法计数器 13.3.1　异步二进制加法计数器 图13-17　四位二进制加法计数器状态波形图 13.3.1　异步二进制加法计数器 13.3.2　集成计数器 1.异步置0功能 2.同步并行置数功能 3.计数功能 4.保持功能 1.实训目的 2.所用仪器设备 3.实验原理 4.实训内容及步骤 5.实验结果分析 13.3.2　集成计数器 图13-18　74LS16l的逻辑符号 图13-19　74LS16l的引脚排列图 13.3.2　集成计数器 表13-7　74LS16l的逻辑状态表 1.实训目的 (1)熟悉集成计数器74LS161逻辑功能的测试方法。 (2)熟悉由集成计数器74LS161(四位二进制同步计数器)构成十进制计数器的连接方法。 (3)熟悉74LS47 3.实验原理 (1)在满足==1、CTT=CTP=1的条件下，计数器74LS161在CP端输入计数脉冲(上升沿有效)时，进行二进制加法计数(见第13章13.3.2集成计数器所述)。 (2)如图13-20所示，由集成计数器74LS161和与非门74LS00经外围连接可构成十进制计数器。 (2)如图13-20所示，由集成计数器74LS161和与非门74LS00经外围连接可构成十进制计数器。 表13-8　十进制计数器计数状态顺序表 4.实训内容及步骤 按图13-20组装十进制计数器，并接入译码显示电路(实验箱上已将译码器芯片和数码管连接好，实验时只要将十进制计数器的输出端Q3Q2Q1Q0直接连接到译码器的相应输入端DCBA，即可显示数字0～9)，如图13-21所示。 图13-20　由74LS161构成十进制计数器 图13-21　计数、译码、显示接口图 5.实验结果分析 (1)写出用灯的亮、灭所表示的74LS161的二进制加法计数逻辑状态表。 (2) 绘出十进制计数器的输入CP和输出Q3Q2Q1Q0的波形 $$