10.3 计数器(课件）-《电工电子技术与技能》同步教学（电子工业版）

项目十 时序逻辑电路 教学导航 知识重点：1.各种触发器的功能； 2.边沿触发的概念； 知识难点：1.移位寄存器，寄存数码原理； 2.同步计数器原理； 3.集成十进制计数器改进成其他进制的方法； 教学导航 必须掌握的理论知识：1. 各种触发器表示符号及功能； 2. 寄存器功能及二种寄存器寄存数码原理； 3. 计数器功能及两种计数器计数原理； 4. 集成十进制计数器改制成其他进制计数器方法； 必须掌握的技能：1.会分析触发器、寄存器、计数器的应用电路； 2.认识集成单元管脚；掌握电子电路焊接及组装方法，会正确操作及调试、排出建议故障； 主要内容 10.1 触发器 10.2 寄存器和移位寄存器 10.3 计数器 10.3 计数器 异步二进制加法计算器 同步二进制加法计算器 集成计数器 计数器是一种由触发器和门电路组成的时序电路，应用非常广泛，在所有数字系统中几乎都要用到计数器，它可以用来统计输入脉冲的个数，即计数。 分频、定时或者数字运算。 计数器按不同分类方法可分为： （1）按进位制不同：计数器可分为二进制计数器、十进制计数器、N进制计数器 （2）按计数变化趋势是增加还是减少分为：加法计数器、减法计数器 （3）按各触发器的时钟脉冲引入方式：分为异步计数器和同步计数器 10.3.1 异步二进制加法计数器 由JK触发器构成的异步二进制加法计数器逻辑图如图10-12 1. 电路特征 四个触发器除第0号外接时钟脉冲以外,其余三个触发器的时钟脉冲输入端均为前级触发器的Q端输出，由于同一瞬间各触发器Q端输出不可能一致，因而四个触发器的动作时刻不相同，即“异步”名称的由来。端为清零端，由于各触发器J=K=1,则每个触发器均为“翻转”功能。 2. 计数原理 下面波形图可体现该计数器的计数原理 由波形图可以看出，每当一个CP脉冲下降沿过后，计数器输出端体现脉冲个数，例如，当第四个脉冲下降沿过后，输出端输出 =0100即对应十进制数“4”。 1、由波形图可以看出，该四位计数器当输入第16个时钟脉冲后，输出回到原来初始状态，Q3Q2Q1Q0=0000，其计数器容量为（24-1），若计数器由N个触发器构成，则其计数容量为（2N-1）,称为模数为2N的计数器。 2、波形图表明，各触发器输出波形频率均小于时钟脉冲频率，且为整数倍关系，此即计数器的分频作用。例如，Q1端输出波形频率为时钟脉冲的1/4，称为四分频器。 3、异步计数器后阶要保持前阶翻转后才能翻转，所以计数速度较慢，这是异步计数器不足之处。 提示！ 若在逻辑图中将低位触发器的 端接高位触发器的时钟脉冲端，则计数器将按减法进行计数，你能考虑出其计数方式吗？ 思考？ 10.3.2 同步十进制加法计数器 二进制计数器电路简单，计数原理简单易于掌握，但在日常生活中人们习惯使用十进制计数，所以在数字系统中，大多数采用十进制计数。 在十进制计数时，采用二进制数表示十进制数，即二—十进制，常用8421BCD码。 图10-11为JK触发器组成的同步十进制加法计数器. 1、电路特征 各触发器时钟信号为相同的时钟脉冲信号，所以，各触发器在同一瞬间的动作，此即“同步”含义。各触发器输入信号为： FF0触发器: FF1触发器: FF2触发器: FF3触发器: 进位信号 2. 计数原理 根据每个触发器在时钟脉冲下降沿过后的输出状态，计算出各触发器输入信号状态，可分析出该计数器计数过程如表所示： CP J0 K0 J1 K1 J2 K2 J3 K3 Q3 Q2 Q1 Q0 进位信号C 1 ↓ 2 ↓ 3 ↓ 4 ↓ 5 ↓ 6 ↓ 7 ↓ 8 ↓ 9 ↓ 10 ↓ 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 0