项目13 组合逻辑电路和时序逻辑电路（课件）- 《电工电子技术与技能》同步教学（清华大学版·第2版）

项目13 组合逻辑电路和时序逻辑电路 任务13.1 认识集成门电路 任务13.2 分析组合逻辑电路 任务13.3 认识编码器 任务13.4 认识译码器 任务13.5 认识RS触发器 任务13.6 认识寄存器 任务13.7 认识计数器 任务13.8 拓展与训练 项目13 组合逻辑电路和时序逻辑电路 任务13.1 认识集成门电路 13.1.1 TTL集成逻辑门电路 1. TTL集成逻辑门电路 TTL集成逻辑门电路是三极管-三极管逻辑门电路的简称，是一种三极管集成电路。由于 TTL集成电路生产工艺成熟、产品参数稳定、工作可靠、开关速度高，因此获得了广泛的应用。 我国TTL系列产品型号较多，如T4000、T3000、T2000等。下面介绍几种常用的TTL集成门。 项目13 组合逻辑电路和时序逻辑电路 (1)集成与非门 图13-1所示为集成四2输入与非门T4000 (74LS00)的引脚排列图，该集成电路内部有4个独立的两输入与非门电路。其逻辑表达式为 。 在图13-1中，A、B为输入逻辑变量，Y是逻辑函数， Ucc接电源正极，GND接电源负极(GND又称公共端)。 项目13 组合逻辑电路和时序逻辑电路 (2)集成与门 图13-2所示为集成三3输入与门74LS11的引脚排列图，其逻辑表达式为Y=ABC。 图13-1 74LS00的引脚排列图 图13-2 74LS11的引脚排列图 项目13 组合逻辑电路和时序逻辑电路 (3)集成非门 图13-3所示为集成六反相器(非门) 74LS04的引脚排列图，其逻辑表达式为 (4)或非门 如图13-4所示为集成四2输入或非门74LS02的引脚排列图，其逻辑表达式为 74LS04的引脚排列图 74LS02的引脚排列图 项目13 组合逻辑电路和时序逻辑电路 2.其他类型TTL逻辑门 在TTL电路中其他功能的门电路例如OC门、三态门 （1）OC门 在实际工程中常常需要将两个或两个以上的与非门的输出并联一起，但前面介绍的TTL与非门不能将两个或两个以上门的输出端并联在一起。因为若一个门的输出端是高电平而另一个门的输出是低电平，则输出端并联以后必然有很大的负载电流同时流过这两个门的输出级。 项目13 组合逻辑电路和时序逻辑电路 将与非门的集电极开路，可以解决这个问题。我们把集电极开路的与非门称为OC门。如图13-5所示，图(a)为OC门的引脚排列图，图(b)为OC门的逻辑符号。 几个OC门的输出端并联在一起使用，称为钱与。 OC门正常工作，必须在输出端接一个上拉电阻与电源相连。 项目13 组合逻辑电路和时序逻辑电路 (2)三态输出门(TS门) 具有3种输出状态高电平、低电平、高电阻的门电路，称为三态门电路。图13-6所示为三态的逻辑符号，是在普通门电路的基础上，多了一个控制端 或EN，称为使能端。 图13-6( a)中， 低电平有效。即当 =0时，其逻辑功能与普通与非门功能相同。而当 =1时，输出呈现高阻状态，输出端相当于断路状态。 项目13 组合逻辑电路和时序逻辑电路 图13-6(b)中，EN高电平有效。即当EN=l时，其逻辑功能与普通与非门功能相同。而当 =0时，输出呈现高阻状态，输出端相当于断路状态。 （a）=0有效 （b）EN=1有效 图13-6 三态门的逻辑符号 项目13 组合逻辑电路和时序逻辑电路 3. TTL门电路使用注意事项 （1）TTL集成电路引脚排练方法 如图13-7所示，图（a）为TTL集成门电路外形图，图(b）为引脚排列图。TTL集成电路通常是双列直插式，不同功能的集成电路，其引脚个数不同。引脚编号排列方法是：把凹槽标志置于左方，引脚向下，逆时针自下而上顺序排列。 （2）多于或暂时不用的输入端处理 项目13 组合逻辑电路和时序逻辑电路 ①暂时不用的与输入端可以通过1KΏ电阻接电源，若电源电压小于等于5 V可直接接电源。 （a）实物图 （b）引脚排列 ②不使用的与输入端可以悬空(悬空输入端相当于接高电平1)，不使用的或输入端接地(接地相当于接低电平0) 。 项目13 组合逻辑电路和时序逻辑电路 ③将不使用的输入端并联在使用的输入端上。这种处理方法影响前级负载及增加输入电容，影响电路的工