内容正文:
15组合逻辑电路和时序逻辑电路
【课趣】
15.1
触发器
【教学目标】
解释S触发器的工作原理。区分JK触发器、D触发器的逻辑功能。
【教学重点】
1.RS触发器。
2.JK触发器。
【教学难点】
同步RS触发器。
【教学过程】
【一、复习】
与非门逻辑关系和逻辑表达式。
【二、引入新课】
触发器在数字电子技术中起基础作用。由于它具有两个相反的稳定输出状态,是一种具
有记忆功能的逻辑器件。逻辑状态表是描述触发器各种不同逻辑状态的。
【三、讲授新课】
15.1.1RS触发器
1.基本RS触发器
(1)基本RS触发器:两个与非门交叉连接就构成了一个基本RS触发器,如图151(a)
所示。图15.1(b)是它的逻辑符号。
0
(a)
(b》
图15.1基本RS触发器
(2)R和S。是信号输入端,用小圆圈表示负脉冲输入有效。Q端的状态规定为触发
器的状态,当Q=1、Q=0时,称触发器为1状态:反之触发器为0状态。
(3)当R,=S。=1时,若触发器原状态Q=1、Q=0,G1的输出Q=0:G2的输
出Q=1。触发器的状态还是1状态。同样若触发器原状态为Q=0、Q=1,输入信号R
=S。=1时,触发器的状态也不变。可儿在R=S。=1时,触发器的状态并不变化,这就
是触发器“保持”的逻辑功能,也称为记忆功能。
(4)当R=0、S。=1时,不管触发器原有的状态是0状态还是1状态,G1的输出
Q=1:G2的输出Q=0。不管触发器原来处于什么状态,在输入端加R,=0、S。=1信
号后,触发器的状态为0状态,即Q=0、Q=1。这就是触发器的置0或复位功能。R,端
也称为置0端或复位端。
(5)当R,=1、S。=0时,不管触发器原有的状态是0状态还是1状态,G2的输出Q
=1:G1的输出Q=0。不管触发器原来处于什么状态,在输入端加S。=0、R=1信号后,
触发器的状态为1状态,即Q=1、Q=0。这就是触发器的置1或置位功能。S。端也称为
置1端或置位端。
(6)当R。=S。=0时,G1、G2的输出都为1,根据触发器状态的规定,它既不是1
状态,也不是0状态,破坏了Q和Q的互补关系。当S。和R。信号同时撤除后,触发器的
下一个状态是0状态还是1状态很难确定。所以,S。、R。同时为0的输入方式应禁止出现。
基本RS触发器的逻辑状态如表15.1所示。图15.2是其工作波形图。
表15.1基本S触发器的逻辑状态表
R。
S
Q
逻辑功能
0
1
0
置0
1
0
置1
1
1
原状态
保持
0
0
不定
应禁止
图15.2基本RS触发器工作波形图
基本RS触发器也可采用或非门组成,输入信号应采用正脉冲。其逻辑符号中输入端靠
近方框处无小圆圈。
2.同步RS触发器
(1)同步RS触发器:触发器状态的改变与时钟脉冲CP同步进行。如图153所示。
S CP R
(a)
(b)
图153同步RS触发器
(2)当CP=0时,G3、G,均被封锁,不论RS信号如何变化,G1、G2组成的基本S
触发器状态保持不变。
(3)当CP=1时,G3、G4被打开,G3、G4的输出就是S、R信号取反。
(4)同步RS触发器的逻辑状态表如表15.2所示,图15.4是它的工作波形图。
表15.2同步RS触发器的逻辑状态表
CP
R
o
逻辑功能
0
×
原状态
保持
1
0
0
原状态
保持
1
0
1
置1
1
0
0
置0
1
1
1
不定
应禁止
er
图15.4同步S触发器工作波形图
(5)存在的问题:在CP=1期间,如果输入信号发生多次变化,同步RS触发器的输
出可能发生多次翻转,不能满足每来一个CP脉冲,输出状态只发生一次翻转的要求。
*15.1.2主从JK触发器
1.主从K触发器:由两个同步RS触发器组成,前一种称主触发器,后一级称从触发
器。如图15.5(a)所示。
Rp J CPK Sp
(a)
(b)
图15.5主从JK触发器
2.异步输入端:不受时钟脉冲CP的控制,S。=0时,触发器被置位到1;R。=0时,
触发器被复位到0。图15.5(b)为逻辑符号。
3.主从JK触发器在CP=1时,接收输入信号,在CP下降沿输出相应的状态。表15.3
是逻辑状态表。图15.6是工作波形图。
表153主从JK触发器的逻辑状态表
Q
逻辑功能
0
0
原状态
保持
0
1
0
置0
1
1
置1
1
1
o
翻转
图15.6JR触发器工作波形图
15.13D触发器
逻辑符号如图15.7所示。CP处不加小圆圈,表明触发器是由CP脉冲的上升沿触发。
其逻辑状态表如表15.4所示。图15.8是它的工作波形图。
表15.4D触发器的逻辑状态表
D
O+1
逻辑功能
0
0
置0
1
1
置1
Q
图15.7D触发器的逻辑符号
cΠ几几
pJ月
图15.8D触发器工作波形图
15.1.4