7.2组合逻辑电路的分析和设计(课件）-高二《电子技术基础与技能》同步教学（人邮版）

第2节 组合逻辑电路的分析和设计 组合逻辑电路中任意时刻的输出状态取决于该时刻输入信号的状态，而与电路原来所处的状态无关，即电路不存在记忆和存储的功能。 一、组合逻辑电路的分析方法 二、 组合逻辑电路的设计 一、组合逻辑电路的分析方法 1．组合逻辑电路分析的一般步骤 【例7.1】 已知逻辑电路如图7.31 所示，试分析其逻辑功能。 解： 第1 步，根据如图7.31 所示写出表达式 第2 步，用逻辑公式对上式化简得 第3 步，根据化简的表达式列出真值表7.4。 第4 步，简述其逻辑功能。 由表7.1 可以看出，在3 个输入变量A、B、C 中，有两个或两个以上为1 时，输出Y 为1，否则Y 为0。因此如图7.31所示电路为3 人投票表决器。 二、 组合逻辑电路的设计 1．组合逻辑电路的设计方法 2．组合电路的设计举例 【例7.2】 设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯由红、黄、绿3 盏灯组成，如图7.33 所示。正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他5 种点亮状态时，电路发生故障，这时要求发出故障信号，以提醒维护人员前去修理。 解：第1 步，按功能要求，确定输入/ 输出量并赋值。 取红、黄、绿3 盏灯的状态为输入，分别用R、Y、G 表示，并规定灯亮时为1，不亮时为0。取故障信号为输出变量，用F 表示，并规定正常工作状态下F 为0，发生故障时F 为1。 第2 步，列出真值表7.5。 第3 步，按真值表写逻辑表达式 化简后得到 。 第4 步，依据化简后的逻辑式画逻辑图如图7.34 所示。 第5 步，可仿真验证逻辑功能。 第3节 常用组合逻辑电路 一、编码器 二、译码器 一、编码器 将十进制数、文字、字母等转换成若干位二进制信息符号的过程称为编码，能够完成编码功能的组合逻辑电路称为编码器（设置在数字电路的输入部分）。目前经常使用的编码器有普通编码器和优先编码器两类。 1．普通编码器 在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。 提示： （1）在任一时刻只能对10 个输入变量中的1 个信号进行编码； （2）在图中输入变量为高电平有效，任意时刻有1 个输入为1 时，其余均为0； （3）当I1 ～ I9 均为0 时，电路输出就是I0 的编码。 2．优先编码器 在设计时要将所有信号按优先顺序排队，当几个输入信号同时出现时，电路将对优先级别高的输入信号编码，这样的电路称为优先编码器。 提示： （1） 为输入控制端（或称选通输入端），低电平有效，即当 等于0 时允许编码，当 等于1 时禁止编码； （2） 为选通输出端， 为扩展端，可用于扩展编码器的功能，如用2 片8 线—3 线编码器可扩展为16 线—4 线优先编码器。计算机的键盘输入逻辑电路就是由编码器组成的。 二、译码器 把二进制代码“翻译”成一个相对应的输出信号的过程称为译码，译码是编码的逆过程，实现译码的电路称为译码器。 1．二进制译码器 将n 位二进制数译成M 个输出状态的电路称为二进制译码器。如图7.44 所示称为3 线—8 线译码器。如图7.45 所示是74LS138 的实物图及外引脚排列图，输入（A0、A1、A2）为二进制原码，即十进制数“0”的编码为“000”，“1”的编码为“001”； ～ 为8 条输出线，输出低电平有效。STA、 、STC 被称为使能控制端。 2．二—十进制译码器 将4 位BCD 码翻译成对应的10 个十进制输出信号的电路称为二—十进制译码器。如图7.48（a）所示是二—十进制译码器示意图，从图中可见，其有4 个输入端，10 个输出端，故二—十进制译码器又称为4 线-10 线译码器。如图7.48（b）所示为译码器74LS42 的引脚排列图，10 条输出线 ～ ，分别对应于十进制的10 个数码，且输出低电平有效。其输入输出关系的真值表如表7.12 所示。 提示：（1）74LS42 集成译码器只对编码0000 ～ 1001 进行译码，输出端 ～ 依次译码，输出为0（输出低电平有效）。 （2）编码1010 ～ 1111 为6 个无效状态（称为伪码），因此当输入为1010 ～ 1111伪码时，输出端 ～ 均为1。 3．显示译码器 译码显示电路的功能是将输入的BCD 码译成对应的数字、文字、符号，