8.3 同步RS触发器（课件）-高二《电子技术基础与技能》同步教学（人邮版）

8.3 同步RS触发器 在生活中，常常会遇到图8.8所示的情况：要等时间到了，几个门同时打开，即同步。 在数字系统中，为保证各部分电路工作协调一致，也常常要求某些触发器于同一时刻动作。因此引入同步信号，使这些触发器只有在同步信号到达时才能按输入信号改变状态。 通常把这个同步控制信号称为时钟信号，简称时钟，用CP表示。把受时钟控制的触发器统称为时钟触发器或同步触发器。 图8.8 同步概念示意图 8.3.1 电路结构及工作原理 1．电路结构 图8.9（a）所示为同步RS触发器的电路结构图。 图中与非门G1、G2组成基本RS触发器，与非门G3、G4构成输入控制电路。 图8.9（b）所示为同步RS触发器的图形符号。 2．工作原理 图8.9（a）所示电路，Q和 接0-1指示器。 （a）电路结构图 （b）图形符号 图8.9 同步RS触发器 知识探究 通过实验现象可知：只有在CP=１期间，触发器才受R、S的控制，因此也称其为电平触发的RS触发器。 ① 只要S=1，输出Q就为1，触发器实现置1功能。 ② 只要R=1，输出Q就为0，触发器实现置0功能。可见，同步触发器中R和S是高电平有效。 ③ 当S和R同时为无效电平（低电平）时，触发器则维持原态，实现保持功能。 ④ 当R和S同时处于有效电平（高电平）时，触发器无法判断是置1还是置0，故输出为不定状态（Q=1， =1），这种状态应尽量避免出现。 8.3.2 特性表 由上述现象及分析可得到同步RS触发器的特性表，如表8.4所示。 CP R S Qn Qn+1 功 能 0 × × 0 1 0 1 保持 1 0 0 0 1 0 1 保持 1 0 1 0 1 1 置1 1 1 0 0 1 0 置0 1 1 1 0 1 × 不定 表8.4 同步RS触发器的特性表 8.3.3 同步触发特点 在CP=1的全部时间里，R和S的变化均将引起触发器输出端状态的变化。这就是同步RS触发器的动作特点。 由此可见，在CP=1的期间，输入信号的多次变化，触发器也随之多次变化，这种现象称空翻。 空翻现象会造成逻辑上的混乱，使电路无法正常工作。这也是同步RS触发器除了存在状态不确定的缺点外，存在的另一个缺点——空翻现象。 为了克服上述缺点，后面介绍功能更加完善的JK触发器和D触发器。 8.4 JK触发器 为提高触发器工作的稳定性，希望在每个CP周期里输出端的状态只能改变一次。因此，在同步RS触发器的基础上设计出了主从结构触发器。 所谓主从结构可用图8.11所示的示意图来说明。 第一道门相当于主门，接受来访者。第二道门相当于从门，当第一道门关上时，它打开让来访者进入。 图8.11 主从结构示意图 因此可见，主从结构触发器是有两级触发器构成的。其中一级直接接收输入信号，称为主触发器，另一级接收主触发器的输出信号，称为从触发器。两级触发器的时钟信号互补，主触发器接收输入与从触发器改变输出状态分开进行，从而有效地克服了空翻。 主从RS触发器虽然解决了空翻的问题，但输入信号仍需遵守约束条件RS=0。 为了使用方便，希望即使出现R=S=1的情况，触发器的次态也是确定的，为此，改进触发器的电路结构，设计出了主从JK触发器。 8.4.1 主从JK触发器 1．图形符号 图8.12所示为主从JK触发器的图形符号。 由图中可见，输入端J、K是高电平有效。 图8.12 主从JK触发器的图形符号 2．逻辑功能 JK触发器的逻辑功能与RS触发器的逻辑功能基本相同，不同之处是JK触发器没有约束条件，在J=K=1时，每输入一个时钟脉冲后，触发器的状态翻转一次。 主从JK触发器的特性表如表8.5所示。 J K Qn Qn+1 功能 0 0 0 1 0 1 保持 0 1 0 1 0 0 置0 1 0 0 1 1 1 置1 1 1 0 1 1 0 翻转 表8.5 主从JK触发器的特性表 8.4.2 边沿触发的JK触发器 为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅取决于