8.1 概述（课件）-高二《电子技术基础与技能》同步教学（人邮版）

第8章 触 发 器 本章介绍构成数字电路系统的另一种基本单元—触发器，首先介绍各种触发器的电路组成、逻辑性能及因电路结构不同而带来的不同动作特点等，最后简要介绍各种典型的集成触发器的型号、功能及引脚排列。 知识目标 掌握基本RS触发器的电路结构、逻辑功能及描述。 理解同步RS触发器的电路结构、逻辑功能及描述。 掌握D触发器、JK触发器的逻辑功能及描述。 技能目标 能正确使用集成触发器。 能借助手册合理选用集成触发器。 掌握集成触发器逻辑功能的测试方法。 8.1 概述 在生活中我们常遇到多个用户申请同一种服务，而服务者在同一时间只能服务于一个用户的情况，这时就需要把其他用户的申请信息先存起来，然后再进行服务。 图8.1所示为触发器作用的示意图，其中将用户的申请信息先存起来的功能需要使用具有记忆功能的部件。 图8.1 触发器作用的示意 在数字电路中，也同样会有这样的问题，如要对二值（0、1）信号进行逻辑运算，常要将这些信号和运算结果保存起来。 因此，也需要使用具有记忆功能的基本单元电路。 我们把能够存储一位二值信号的基本单元电路称为触发器。 触发器的种类很多，按触发方式的不同，可以分为同步触发器（电平触发器）、主从触发器、边沿触发器等。 根据逻辑功能的差异，可分为RS触发器、D触发器、JK触发器、T触发器、T '触发器等几种类型。 8.2 基本RS触发器 基本RS触发器又称为RS锁存器，它不仅是各种触发器电路中结构形式最简单的一种，同时也是许多电路结构复杂触发器的一个组成部分。 8.2.1 电路结构及工作原理 1．电路结构 基本RS触发器的电路结构图和图形符号如图8.2所示。 图8.2（a）为基本RS触发器的电路结构图，它是由两个与非门G1、G2交叉反馈连接而成。 图8.2（b）为其图形符号。 （a）电路结构图 （b）图形符号 图8.2 与非门构成的基本RS触发器 2．工作原理 按图8.2（a）所示连接电路，Q和 接0-1指示器。给输入端 、 分别加上（0，0）、（0，1）、（1，0）、（1，1）电平，注意观察输出端Q和 的状态。（建议采用仿真课件演示） 用真值表表示出上述分析的原状态（Qn）、次态（Qn+1）和输入信号间的逻辑关系，称为特性表，如表8.1所示。 Qn Qn+1 功 能 0 0 0 1 × 不定 0 1 0 1 0 置0 1 0 0 1 1 置1 1 1 0 1 0 1 保持 表8.1 基本RS触发器的特性表 8.2.2 特点及用途 由图8.2（a）可见，在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部的时间里都能直接改变输出端Q和 的状态，这就是基本RS触发器的动作特点。 正因为这个缘故，也把 端叫做直接复位端， 端叫做直接置位端，并把基本RS触发器称为直接置位、复位触发器。 基本RS触发器不仅电路结构简单，是构成其他功能触发器的必不可少的组成部分，而且可用作数码寄存器、消抖动开关、单次脉冲发生器、脉冲变换电路等。 8.2.3 集成基本RS触发器 在实际的数字电路中，CC4043是由4个或非门基本RS触发器组成的锁存器集成电路，其引脚排列图如图8.5所示，其中NC表示空脚。 CC4043内包含4个基本RS触发器。 它采用三态单端输出，由芯片的5脚EN信号控制。 电路的核心是或非门结构，输入信号经非门倒相，高电平为有效信号。 CC4043功能表如表8.2所示。 （a）电路图 （b）波形图 图8.4 基本RS触发器输出波形无抖动电路及波形图 图8.5 CC4043引脚排列图 输 入 输 出 S R EN Q × 0 0 1 1 × 0 1 0 1 0 1 1 1 1 高阻 Qn（原态） 0 1 1 表8.2 CC4043功能表 知识拓展 ——用或非门组成的基本RS触发器