7.3 D触发器（教案）- 高一《电子技术基础与技能》同步教学（机工版·第3版）

*8.3D触发器 8.3.1D触发器的电路组成和逻辑功能 1,电路结构和逻辑符号 如图所示，在同步S触发器的基础上，把与非门G3的输出S接到与非 门G4的R输入端，使R=S,从而避免了S=F=0的情况。并将S改为D输入， 即为D触发。 G CP o CP >C1 (R)T Ga 控制门 基本RS触发器 (a)逻辑电路 b)逻辑符号 2.逻辑功能 D触发器只有一个输入端，消除了输出的不定状态。D触发器具有置0、置 1的逻辑功能，如表所示。 触发器的真值表 CP D Qn+1 功能说明 0 × on 保持 1 0 0 置0 1 1 置1 D触发器的逻辑功能可归纳为：CP=0时，Q+1=Q(保持)；CP1时，Q +1=D,触发器的输出随D的变化而变化。如图所示波形说明了这一特点。 1 D触发器的工作波形 从图中不难看出，在第3个CP脉冲作用期间，由于D的变化使触发器的状 态变化了多次，存在着空翻现象，使CP脉冲失去了同步的意义。因此在实际应 用中，常使用边沿D触发器。 8.3.2 集成边沿D触发器 边沿D触发器常采用集成电路。集成边沿D触发器的规格品种很多，可查 阅数字集成电路手册。 1.74LS74引脚排列和逻辑符号 74LS74为双上升沿D触发器，CP为时钟输入端：D为数据输入端；Q、Q为 互补输出端；D为直接复位端，低电平有效；S。为直接置位端，低电平有效： RD和SD用来设置初始状态。 MALAYSIA 1518S D 1D SN74LS74AN 74LS74 CP >ci R 234567 1Rp 1D ICP 15 10 10 GND (实物图 b)引脚排列图 (©)逻辑符号 2 2.逻辑功能 输入 输出 逻辑功能 R SD CP D Qn+1 0 1 × 0 设置初态 1 0 × 1 1 1 ↑ 0 1 置0 1 1 ↑ 0 0 置1 、S。常用作设置触发器的初态。集成D触发器的逻辑功能与前面介绍 的D触发器基本一样，不同的是它只在CP上升沿时工作。 做一做：测试边沿D触发器74LS74的逻辑功能 3