7.1 RS触发器（教案）- 高一《电子技术基础与技能》同步教学（机工版·第3版）

第7章 触发器 教学重点 1.了解基本S触发器的电路组成，掌握其逻辑功能。 2.了解同步S触发器的电路组成，掌握其逻辑功能。 3.了解JK触发器的电路组成和边沿触发方式，掌握其逻辑功能。 4.会测试集成JK触发器的逻辑功能，能用集成触发器制作四人抢答器。 5.了解D触发器的电路构成，掌握D触发器的逻辑功能。 7.会测试集成D触发器的逻辑功能，了解D触发器的应用。 教学难点 1.理解各类触发器的逻辑功能的含义 2.用集成J压触发器制作四人抢答器 学时分配 序号 内 容 学时 1 8.1 RS触发器 3 2 8.2 J触发器 3 3 技能实训：制作四人抢答器 4 4 8.3D触发器 2 本章总学时 12 8.1RS触发器 具有两个稳定的输出状态：0状态和1状态 触发器特点 在输入信号作用下，触发器状态可以置成0态或1态 在输入信号消失后，触发器将保持信号消失前的状态，即具有记 忆功能 8.1.1基本S触发器 1.电路结构和逻辑符号 )逆担蒋号 R、S是两个输入端，字母上面的非号表示低电平有效： Q、Q是一对互补输出端： Q1(Q0),触发器处于1状态；反之，若Q=0(Q1),触发器为0状态。 2.逻辑功能 基本RS触发器的真值表 输入信号 输出状态 功能说明 备注 R Qnl QO=1,与规定相背，会引起逻辑 0 0 不定 禁止 混乱 0 1 1 置1 R端称为触发器的置0端或复位端 0 0 置0 S端称为触发器的置1端或置位端 1 Q 保持 体现记忆功能 做一做：测试与非门组成的基本S触发器的逻辑功能 电路评价： 基本S触发器电路简单，是构成各种功能触发器的基本单元。由于基本S 触发器输出状态的改变直接受输入信号的控制，使之应用受到限制。在一个数字 系统中，通常采用多个触发器，为了使系统协调工作，必须由一个同步信号控制， 要求各触发器只有在同步信号到来时，才能通过输入信号改变触发器的状态。这 样的触发器称为同步S触发器，这个同步信号称时钟脉冲或CP脉冲。 8.1.2同步S触发器 1.电路结构和逻辑符号 同步S触发器是在基本RS触发器的基础上，增加了两个与非门G3、G4,一 个时钟脉冲端CP。其逻辑电路与符号如图所示。 (a逆#中路 )逻#特号 2.逻辑功能 同步S触发器的真值表如表所示 CP S R Q内 功能说明 0 × × Qn 保持 1 0 0 on 保持 1 0 1 0 置0 1 1 0 1 置1 1 1 1 不定 禁止 (1)在CP-0期间，G、G4与非门被CP端的低电平关闭，使基本S触发器 的5=R=1,触发器保持原来状态不变： (2)在CP-1期间，G3、G4控制门开门，触发器输出状态由输入端R、S信 号决定，R、S输入高电平有效。触发器具有置0、置1、保持的逻辑功能 同步RS触发器在CP=0时，触发器输出状态不受R、S的直接控制，从而提 高了触发器的抗干扰能力。 电路评价： 同步S触发器在CP-O时，触发器输出状态不受R、S的直接控制，从而提 高了触发器的抗干扰能力。但在CP1期间，同步S触发器还是存在状态不确定 的现象，因而其应用也受到较大限制。为了克服上述缺点，后面介绍功能更加完 善的JK触发器和D触发器。