12.2.1 时序逻辑电路简介(课件）-高二《电工电子技术与技能》同步教学（科学版）

12.2 时序逻辑电路 12.2.1 时序逻辑电路简介　　 时序逻辑电路是指任意时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态，或者说，还与以前的输入信号有关。在电路结构上，时序逻辑电路除包含组合逻辑电路外，还必须包含具有记忆功能的存储电路，如图所示。 12.2 时序逻辑电路 12.2.2 触发器　　 要实现数字电路的记忆功能就需要用到触发器，触发器是时序逻辑电路的基本单元。 1．基本RS触发器 （1）工作原理 12.2 时序逻辑电路 12.2 时序逻辑电路 （2）集成基本RS触发器 1）TTL集成RS触发器74LS279。 12.2 时序逻辑电路 2）CMOS集成RS触发器CC4043。 12.2 时序逻辑电路 2．同步RS触发器 （1）同步时钟触发器 （2）同步RS触发器的结构和原理 12.2 时序逻辑电路 12.2 时序逻辑电路 （3）空翻现象 图所示的同步RS触发器有不完善的地方，即有空翻现象。在一次时钟来到期间触发器多次翻转的现象称为空翻。 12.2 时序逻辑电路 3．JK触发器 JK触发器是一种功能较完善、应用很广泛的双稳态触发器，它很好地解决了RS触发器的空翻和状态不定的问题。图1所示是一种典型结构的JK触发器——主从JK触发器。它由两个可控RS触发器串联组成，分别称为主触发器和从触发器。J和K是信号输入端。时钟CP控制主触发器和从触发器的翻转。 （1）主从JK触发器的逻辑符号 12.2 时序逻辑电路 （2）主从JK触发器的工作原理 当 时，主触发器状态不变，从触发器的输出状态与主触发器的输出状态相同。 当 时，输入J、K影响主触发器，而从触发器状态不变。当CP从1变为0时，主触发器的状态传送到从触发器，即主从触发器是在CP下降沿到来时才使触发器翻转的。 12.2 时序逻辑电路 4．D触发器 D触发器是一种应用广泛、电路结构简单的触发器，其逻辑图如图所示，逻辑符号如图所示。CP脉冲前没有小圆圈，表示CP脉冲正跳变时输出信号发生变化。 $$