2022-2023学年高二物理竞赛课件：电路的高密度可编程逻辑器件

电路的高密度可编程逻辑器件 电路的高密度可编程逻辑器件 1. 阵列型高密度可编程逻辑器件 1) 可编程逻辑宏单元 逻辑宏单元内部主要包括与阵列、 或阵列、 可编程触发器和多路选择器等电路，能独立地配置为时序或组合工作方式。EPLD与GAL相似，其逻辑宏单元和I/O做在一起， 因此称为输出逻辑宏单元；CPLD的宏单元在内部，称为内部逻辑宏单元。这些宏单元除了其密度比PAL、GAL高以外，还有许多优点： 第9章 存储器和可编程逻辑器件 GAL的逻辑功能、工作模式都是靠编程来实现的。编程时写入的数据按行安排，GAL16V8 共分 64 行，供用户使用的有 36 行。图 9-33 表示GAL16V8 编程单元的地址分配和功能划分情况，因为它并不是实际的空间布局图，所以称为行地址映射图。 第 0~31 行对应与逻辑阵列的编程单元，编程后可产生 0~63 共 64 个乘积项。 第 32 行是电子标签(ES)， 供用户存放各种备查的信息。 如器件的编号、电路的名称、编程日期、 编程次数等。 第 33~59 行是制造厂家保留的地址空间， 用户不能利用。 第9章 存储器和可编程逻辑器件 第 60 行是结构控制字，共有 82 位，用于设定 8 个OLMC的工作模式和 64 个乘积项的禁止。 第 61 行是一位加密单元。这一位被编程以后，将不能对与逻辑阵列作进一步的编程或读出验证，因此可以实现对电路设计结果的保密。只有在与逻辑阵列被整体擦除时，才能将加密单元同时擦除。但是电子标签的内容不受加密单元的影响，在加密单元被编程后电子标签的内容仍可读出。 第 63 行只包含一位，用于整体擦除。 对GAL编程时是逐行进行的，被编程的数据从第 9 脚以串行方式送入 64 位移位寄存器，寄存器装满一次，就对GAL阵列写一行。 第9章 存储器和可编程逻辑器件 GAL器件的特点 GAL器件有以下优点： ① 采用电擦除工艺和高速编程方法，使编程改写变得方便、 快速，整个芯片改写只需数秒钟，一片可改写 100 次以上。 ② 采用高性能的E2CMOS工艺，保证了GAL的高速度和低功耗。存取速度为 12~40 ns，功耗仅为双极性PAL器件的1/2 或 1/4(90 mA或 45 mA)，编程数据可保存 20 年以上。 ③ 采用可编程的输出逻辑宏单元(OLMC)，使得GAL器件对复杂逻辑门设计具有极大的灵活性。GAL16V8 可以仿真或代替 20 脚的PAL器件约 21 种。 第9章 存储器和可编程逻辑器件 ④ 可预置和加电复位全部寄存器， 具有 100%的功能可测试性。 ⑤ 备有加密单元， 可防止他人抄袭设计电路。 ⑥ 备有电子标签(ES)， 方便了文档管理， 提高了生产效率。 GAL和PAL一样都属于低密度PLD，其共同缺点是规模小， 每片相当于几十个等效门电路，只能代替 2~4 片MSI器件， 远达不到LSI和VLSI专用集成电路的要求。另外，GAL在使用中还有许多局限性，如一般GAL只能用于同步时序电路，各OLMC中的触发器只能同时置位或清 0，每个OLMC中的触发器和或门还不能充分发挥其作用，且应用灵活性差等。这些不足之处，都在高密度PLD中得到了较好的解决。 第9章 存储器和可编程逻辑器件 (1) 多触发器结构和“隐埋”触发器结构 GAL器件的每个OLMC中只有一个触发器，而EPLD、 CPLD的宏单元内通常含两个或两个以上触发器，其中一个触发器与输出端相连， 其余触发器的输出不和输出相连， 但可以通过相应的缓冲电路反馈到与阵列，从而与其它触发器构成较复杂的时序电路。这些不与输出端相连的触发器称为“隐埋”触发器。图 9-34 是EPLD ATV750 的OLMC结构， 它有两个触发器都可直接反馈到与阵列。这种“隐埋”触发器结构对于引脚数有限的PLD器件来说，可以增加触发器数目，即增加了内部资源。 第9章 存储器和可编程逻辑器件 图 9-34 ATV750 OLMC电路结构图 第9章 存储器和可编程逻辑器件 (2) 乘积项共享结构 在PAL和GAL的与阵列中，每个或门的输入乘积项最多为7 个或 8 个，当要实现多于 8 个乘积项的“与-或”逻辑函数时，必须将“与-或”函数表达式进行逻辑变换。在EPLD和CPLD的宏单元中，如果输出