2022-2023学年高二物理竞赛课件：电路存储器容量的扩展

电路存储器容量的扩展 电路存储器容量的扩展 1. 位数的扩展 存储器芯片的字长多数为一位、四位、八位等。当实际的存储系统的字长超过存储器芯片的字长时，需要进行位扩展。 位扩展可以利用芯片的并联方式实现，图9-15是用八片 1024×1 位的RAM扩展为1024×8 位RAM的存储系统框图。 图中八片RAM的所有地址线、R/W、CS分别对应并接在一起， 而每一片的I/O端作为整个RAM的I/O端的一位。 ROM芯片上没有读/写控制端R/W，位扩展时其余引出端的连接方法与RAM相同。 第9章 存储器和可编程逻辑器件 写入信息时，首先该单元被选中，V3、V4导通，Q和Q分别与两条位线连通。若需要写 0，则在位线D上加高电位，D上加低电位。这样D上的高电位经V4向C1充电，使Q=1，而C2经V3向D放电，使Q=0，于是该单元写入了 0 状态。 图9-14(b)是单管动态MOS存储单元，它只有一个NMOS管和存储电容器CS, CO是位线上的分布电容(CO>>CS)。 显然，采用单管存储单元的DRAM，其容量可以做得更大。写入信息时，字线为高电平，V导通，位线上的数据经过V存入CS。 第9章 存储器和可编程逻辑器件 读出信息时也使字线为高电平，V管导通，这时CS经V向CO充电，使位线获得读出的信息。设位线上原来的电位UO=0，CS原来存有正电荷，电压US为高电平，因读出前后电荷总量相等，因此有USCS=UO(CS+CO)，因CO>>CS，所以UO<<US。例如读出前US=5V,CS/CO=1/50，则位线上读出的电压将仅有 0.1V， 而且读出后CS上的电压也只剩下 0.1V，这是一种破坏性读出。因此每次读出后，要对该单元补充电荷进行刷新，同时还需要高灵敏度读出放大器对读出信号加以放大。 第9章 存储器和可编程逻辑器件 图 9-15 RAM的位扩展连接法 第9章 存储器和可编程逻辑器件 2. 字数的扩展 字数的扩展可以利用外加译码器控制芯片的片选(CS)输入端来实现。图 9 -16 是用字扩展方式将四片256×8 位的RAM扩展为1024×8 位RAM的系统框图。图中，译码器的输入是系统的高位地址A9、A8，其输出是各片RAM的片选信号。若A9A8=01，则RAM(2)片的CS=0，其余各片RAM的CS均为1， 故选中第二片。只有该片的信息可以读出，送到位线上，读出的内容则由低位地址A7~A0决定。显然，四片RAM轮流工作，任何时候，只有一片RAM处于工作状态，整个系统字数扩大了四倍，而字长仍为八位。 ROM的字扩展方法与上述方法相同。 第9章 存储器和可编程逻辑器件 图 9-16 RAM的字扩展 第9章 存储器和可编程逻辑器件 9.2 可编程逻辑器件 9.2.1 概述 自20世纪60年代以来，数字集成电路已经历了从SSI、 MSI、LSI到VLSI的发展过程。数字集成电路按照芯片设计方法的不同大致可以分为三类： ① 通用型中、 小规模集成电路； ② 用软件组态的大规模、 超大规模集成电路， 如微处理器、 单片机等； ③ 专用集成电路(ASIC-Application Specific Integrated Circuit)。 ASIC是一种专门为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI电路，它可以将某些专用电路或电子系统设计在一个芯片上， 构成单片集成系统。 第9章 存储器和可编程逻辑器件 9.2.2 低密度可编程逻辑器件 低密度可编程逻辑器件的集成密度约为每片 700 个等效门以下，它主要包括PROM、FPLA、PAL和GAL四种器件。 1. PLD电路的基本结构 1) PLD电路的表示方法 由于PLD内部电路的连接十分庞大，所以对其进行描述时采用了一种与传统方法不相同的简化方法。 第9章 存储器和可编程逻辑器件 图 9-17 PLD缓冲器表示法 PLD的输入、输出缓冲器都采用了互补输出结构，其表示法如图 9-17 所示。 第9章 存储器和可编程逻辑器件 PLD的与门表示法如图 9-18 所示。图中与门的输入线通常画成行(横)线，与门的所有输入变量都称为输入项，并画成与行线垂直的列线以表示与门的输入。列线与行线相交的交叉处若有“·”，表示有一个耦合元件固定连接；“×”表示编程连接；交叉处若无标记则表示不连接(被擦除)。 与门的输出称为乘积项P，图中与门的输出P=A·B