2022-2023学年高二物理竞赛课件：电路的集成移位寄存器的应用

电路的集成移位寄存器的应用 电路的集成移位寄存器的应用 1) 实现数据的串—并转换 在数字系统中，信息的传播通常是串行的，而处理和加工往往是并行的，因此经常要进行输入、输出的串、并转换。 图 7-20 七位串入—并出转换电路 第7章 常用集成时序逻辑器件及应用 整体置数法。  先将两片74161 同步级联组成 N=162=256 的计数器，然后用整体置数法构成模60计数器。图7-15(b)为整体置0逻辑图， 计数范围为 0~59，当计到 59(00111011)时同步置0。图7-15(c)为OC整体置数法逻辑图，计数范围为 196~255，计到 255(OC=1)时使两片LD均为 0，下一个CP来到时置数，预置输入=256-M=196, 故D′C′B′A′DCBA=(196)10=(11000100)2。 第7章 常用集成时序逻辑器件及应用 通常，凡是具有预置功能的加(减)计数器都可以实现可编程分频器，只要用进位(或借位)输出去控制置数端，使加计数计到SN-1状态，或减计数计到S0状态时置数控制端有效，使计数器又进入Si预置状态。这样计数器总是在Si~SN-1(或S0)共M个状态中循环，从而构成模M计数器。表7-12列出了在不同工作条件下预置输入数的设置方式。表中N为最大计数值，M为要求实现的模值。对于同步置数加法计数器，预置值=N-M=［M］补，M=N-预=［预］补，即如果已知M，只要求出［M］补(M的各位求反，末位加 1)，即可求得预置值；同理，若已知预置值，只要求出［预］补即可求得模M的值。可见用这种方法设计可编程分频器是很简便的。 第7章 常用集成时序逻辑器件及应用 表 7-12 可编程计数器预置输入数的设置 第7章 常用集成时序逻辑器件及应用 【 例 】图 7-16 为可编程分频器，试分别求出M=100 和M=200 时的预置值；若I7~I0=01101000，试求M值。 解：该电路为同步置数加法计数器，最大计数值N=256。 根据预置值=N-M=［M］补，可求得： ①当M=(100)10=(01100100)2时，预置值D′C′B′A′DCBA=［M］补=10011100；当M=(200)10=(11001000)2 时，预置值D′C′B′A′DCBA=［M］补=00111000。 ② 当I7~I0=01101000 时，由于M=［预］补，因此M=［01101000］补=(10011000) 2=152。 第7章 常用集成时序逻辑器件及应用 图 7-16 例 7-5 可编程分频器 第7章 常用集成时序逻辑器件及应用 【 例 】 分别用74LS192 和 74LS169 实现模 6加法计数器和模 6 减法计数器。 解：① 用74LS192实现模6加、减计数器。由于74LS192为异步预置，最大计数值N=10，因此，加计数时预置值=N-M-1=10-6-1=3，减计数时，预置值=M=6。其态序表分别如表 7-13(a)、 (b)所示， 逻辑图如图 7-17(a)、 (b)所示。 ② 用74LS169实现模 6 加、减计数器。由于74LS169为同步置数，最大计数值N=16，因此，加计数时预置值=N-M=16-6=10=(1010) 2, 减计数时预置值M-1=6-1=5=(0101)2。其态序表分别如表 7-13(c)、 (d)所示，逻辑图如图7-17(c)、(d)所示。 第7章 常用集成时序逻辑器件及应用 表 7-13 例 7-6 态序表 第7章 常用集成时序逻辑器件及应用 图 7-17 例 7-6 模 6 计数器 (a)、 (c) 模6加法计数器； (b)、 (d) 模6减法计数器 第7章 常用集成时序逻辑器件及应用 另一类是由带使能端(电位控制式)D触发器构成的锁存型集成寄存器，如74LS375(4D)、74LS363(8D)、 74LS373(8D)等。图 7-18(b)是八D锁存器 74LS373的逻辑符号，其功能表见表 7-15。当EN1EN0=10 时，输出Q随输入D变化，接收输入代码；当EN1EN0=00 时锁存代码；当EN0=1时，输出端的三态门处于禁止状态，因此输出为高阻。 第7章 常用集成时序逻辑器件及应用 表 7-14 74LS171 功能表 第7章 常用集成时序逻辑器件及应用 $$