2022-2023学年高二物理竞赛课件：常用集成时序逻辑器件及应用习题课件

常用集成时序逻辑器件及应用习题课件 第7章 常用集成时序逻辑器件及应用 综上所述，采用反馈清0法或反馈置数法设计任意模值计数器都需要经过以下三个步骤： ① 选择模M计数器的计数范围，确定初态和末态；② 确定产生清0或置数信号的译码状态，然后根据译码状态设计译码反馈电路；③ 画出模M计数器的逻辑电路。 第7章 常用集成时序逻辑器件及应用 【例 】 用74LS90实现模7计数器。 解：因为74LS90有异步清0和异步置9功能，并有8421BCD码和5421BCD码两种接法，因此可以用四种方案设计。 ① 异步清0法。 计数范围是 0~6， 计到7时异步清0。 · 8421 BCD码接法的态序表如表7-7 所示。计数器输出QD、QC、QB、QA 的有效状态为0000~0110，计到0111时异步清0，译码状态为0111，利用部分译码设计译码门，故R01R02=QCQBQA，即当QC、QB、QA全为高时R01R02=1，使计数器复位到全0状态。 第7章 常用集成时序逻辑器件及应用 · 5421 BCD码接法的态序表如表 7-8 所示。计数器输出QA、QD、QC、QB 的有效状态为 0000~1001，计到 1010 时异步清0，译码门逻辑方程为R01R02=QCQA。两种接法的波形图和逻辑电路分别如图7-11(a)、 (b)所示。从波形图中可看出，在过渡态 0111 和 1010 中，输出端都有“毛刺”，这是异步清0产生的。 第7章 常用集成时序逻辑器件及应用 表 7-7 清0法8421BCD码态序表 第7章 常用集成时序逻辑器件及应用 表 7-8 清0法5421BCD码态序表 第7章 常用集成时序逻辑器件及应用 图 7-11 例 7-1 清0法逻辑图和时序图 (a) 8421 BCD码接法； (b) 5421 BCD码接法 第7章 常用集成时序逻辑器件及应用 ② 反馈置 9 法。 以9为起始状态，按9、0、1、2、3、4、5 顺序计数，计到 6 时异步置 9。 · 8421 BCD码接法。态序表如表7-9所示，译码逻辑方程为S91S92=QCQB，其逻辑电路如图 7-12(a)所示。 · 5421 BCD码接法。态序表如表7-10所示，译码逻辑方程为S91S92=QAQB，其逻辑电路如图 7-12(b)所示。 第7章 常用集成时序逻辑器件及应用 表7-9 置9法8421BCD码态序表 第7章 常用集成时序逻辑器件及应用 表 7-10 置9法5421 BCD码态序表 第7章 常用集成时序逻辑器件及应用 图 7-12 例 7-1 置9法逻辑图 (a) 8421 BCD码接法； (b) 5421 BCD码接法 第7章 常用集成时序逻辑器件及应用 【例7-2】用74161实现模7计数器。 解： 74161有异步清0和同步置数功能，因此可以采用异步清 0 法和同步置数法实现任意模值计数器。 采用异步清 0 法和74LS90相似，不同的是74161的异步清0 端Cr是低电平有效，因此译码门应采用与非门。模 7 计数器态序表见表 7-11(a)，逻辑图见图 7-13(a)。 置数法是通过控制同步置数端LD和预置输入端DCBA来实现模M计数器。由于置数状态可在N个状态中任选，因此实现的方案很多，常用方法有三种： 第7章 常用集成时序逻辑器件及应用 $$