2022-2023学年高二物理竞赛课件：逻辑电路图

2023-07-29

| 12页

| 237人阅读

| 9人下载

普通

内容正文：

逻辑电路图由逻辑电路图可以写出组合电路的输出函数和激励函数。对于由k级触发器构成的移位寄存器来讲，其激励函数和次态方程分别为 当M=1时，电路实现右移功能。当M=0时，电路实现左移功能。第 6 章时序电路的分析与设计 ⑤ 逻辑功能分析。 从以上分析可以看出，该电路在CP脉冲作用下，把宽度为T的脉冲以三次分配给Q0、 Q１和Q2各端，因此，该电路是一个脉冲分配器。由状态图和波形图可以看出，该电路每经过三个时钟周期循环一次，并且该电路具有自启动能力。第 6 章时序电路的分析与设计 (1) 二拍接收四位数据寄存器 图6-14是由基本RS触发器构成的二拍接收四位数据寄存器。当清0端为逻辑1，接收端为逻辑0时，寄存器保持原状态。当需将四位二进制数据存入数据寄存器时，需二拍完成：第一拍，发清0信号（一个负向脉冲），使寄存器状态为0（Q3Q2Q1Q0=0000）；第二拍，将要保存的数据D3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将被保存在数据寄存器中（Q3Q2Q1Q0=1101）。从该数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。第 6 章时序电路的分析与设计图 6-14 二拍接收四位数据寄存器第 6 章时序电路的分析与设计 (2) 单拍接收四位数据寄存器 图6-15是由数据锁存器构成的单拍接收四位数据寄存器。当接收端为逻辑0时，寄存器保持原状态；当需将四位二进制数据存入数据寄存器时，单拍即能完成——将要保存的数据D3D2D1D0送数据输入端（如D3D2D1D0=1101），再送接收信号（一个正向脉冲），要保存的数据将被保存在数据寄存器中（Q3Q2Q1Q0=1101）。同样从数据寄存器的输出端Q3Q2Q1Q0可获得被保存的数据。对于功能完善的触发器，如主从JK触发器、维持—阻塞式D触发器等，都可构成这类数据寄存器。第 6 章时序电路的分析与设计图 6-15 单拍接收四位数据寄存器第 6 章时序电路的分析与设计 2) 移位寄存器 对于串行数据，则采用移位寄存器输入并加以保存。移位寄存器的功能和电路形式较多，按移位方向来分有左向移位寄存器、右向移位寄存器和双向移位寄存器；按接收数据的方式可分串行输入和并行输入；按输出方式可分串行输出和并行输出。  第 6 章时序电路的分析与设计 (1) 单向移位寄存器 图6-16所示电路是由维持—阻塞式D触发器组成的四位单向移位（右移）寄存器。在该电路中，Ri为外部串行数据输入（或称右移输入），Ro为外部输出（或称移位输出），输出端Q3Q2Q1Q0为外部并行输出，CP为时钟脉冲输入端（或称移位脉冲输入端，也称位同步脉冲输入端），清0端信号将使寄存器清0（ Q3Q2Q1Q0 =0000）。在该电路中，各触发器的激励方程为或第 6 章时序电路的分析与设计图 6-16 四位单向移位(右移)寄存器第 6 章时序电路的分析与设计设输入Ri=1011，则清0后在移位脉冲CP的作用下，移位寄存器中数码移动的情况如表6-6所示，各触发器输出端Q3Q2Q1Q0的波形如图6-17所示。表 6-6 移存器数码移动状况第 6 章时序电路的分析与设计图 6-17 移位寄存器工作波形图第 6 章时序电路的分析与设计 $

2022-2023学年高二物理竞赛课件：逻辑电路图

内容正文：

资源预览图